当前,高精度Sigma-Delta ADC被广泛应用在高品质音频,精密仪器仪表设备,传感器接口等领域当中。由于高精度Sigma-Delta ADC的采样频率需要远高于工作带宽,因此当前高精度Sigma-Delta ADC主要用于对中低频信号(带宽低于100kHz)进行模数转换,以便将系统功耗控制在合理范围。然而随着科技的进步,越来越多需要对较大带宽信号进行超高精度模数转换的应用场景逐渐出现。鉴于这一趋势,当前高精度Sigma-Delta ADC的研究方向逐渐侧重于在保证精度与速度的同时降低系统功耗,即提高ADC的能效。由于Sigma-Delta ADC的功耗主要集中于调制器部分,因此本文将设计一款高精度高能效的离散时间Sigma-Delta调制器。本文首先分析并比较了当前主流调制器系统架构的能效水平,并从中选取出最有利于实现高能效的架构,即前馈型单环高阶多位量化架构。其次,本文针对该架构的具体实现难点,例如求和电路、反馈DAC失配校正模块等,提出了相应高能效解决方案的具体电路结构。最后,本文在180 nm CMOS工艺下完成了该款Sigma-Delta调制器的整体电路设计与版图绘制,并提取了寄生参数完成了后仿性能验证。调制器的后仿结果显示,在1.8V的核心电源电压与3.3 V的参考电压下,调制器在100 kHz的带宽内实现了111.5dB的信噪失真比,整体功耗为28.3 mW。该调制器的Schreier优值(能效量化指标)后仿结果达到了177.0 dB,在已发表的设计中属于领先水平。