随着电子技术的飞速发展,摄像头所能获取的图像信息范围也越来越大,但由于受到显示器显示大小的限制,很难在一个显示器上将一副超大图像完整的显示出来。因此,本文提出了一种基于ARM+FPGA硬件结构的多屏图像显示系统,将一副超大图像在多个显示器上联合显示。多屏图像显示系统将存储在U盘的一副超大图像读取出来并分割成4部分后,输出给4个显示器联合显示图像信息。该多屏图像显示系统的主要处理单元由ARM和FPGA两部分组成:ARM作为协处理器,完成对U盘图像数据的读写和与FPGA进行数据传输;FPGA作为主处理器,完成图像数据的接收并缓存到DDR2中,图像数据缓存完毕后根据外部地址总线信息将相应的图像数据从DDR2缓存中读出并分成4路,通过CameraLink接口输出给图像数据采集卡,在4台显示器上联合显示图像信息。本文完成了多屏显示系统的软硬件设计,重点研究了FPGA高速读写U盘的方法,提出ARM+FPGA的硬件结构,使用较少的FPGA资源和较简单的方法实现了FPGA的高速读写U盘。对于图像处理电路,采用自顶向下的设计方法,将FPGA图像处理电路分为图像输入/输出接口模块、DDR2读写模块、Camera Link图像缓存输出模块、串口模块以及I2C接口模块,用VHDL硬件描述语言实现各个模块的功能并对其进行Modelsim仿真验证以及板级测试。最后,为了验证图像数据传输的误码率,专门搭建了硬件测试平台,将一路或四路Camera Link数据通过ARM读回U盘中,在PC机上比较原图像文件和读回图像文件的数据,对图像数据的误码率做全面的测试,最后达到数据传输误码率为零的设计指标。本系统充分利用了ARM和FPGA各自的优点,大大提高了系统的性能以及处理速度:FPGA接收图像速率达2.5MB/s,单路图像输出速率达120MB/s。系统的各项性能均达到指标要求,具有结构简单、处理速度快、片外缓存容量大和可靠性高的特点。