频率综合器(FS，frequency synthesizer)是集成电路中最关键的电路模块之一，被广泛的用于产生时钟信号驱动数字电路/系统;或者用于产生有线/无线通信系统中的本振信号，实现收发机传输信号的上/下变频。频率综合器的相位噪声、频率精度、功耗等性能指标直接影响着整个系统性能的优劣，因此研究和设计高性能的频率综合器是十分有必要的。本文分别对低功耗恒定环路带宽宽带锁相环、谐波注入锁定振荡器和低功耗低复杂度的锁相环两点调制器进行研究，通过理论分析并进行了测试验证。本文创新点有以下几点:(1)提出一种基于高速频率检测器的全数字自动校准电路和一种低功耗宽带环形振荡器，从而实现了一款低功耗恒定环路带宽宽带锁相环频率综合器;(2)提出一种开环温度补偿技术，实时校准振荡器的工作频率，从而保证振荡器工作频率与温度基本无关，并基于该技术实现了一款低功耗谐波注入锁定振荡器;(3)提出将电容减敏技术和分布式偏置变容管结构结合的方案，降低两点调制器的频率调制误差。环路带宽作为锁相环(PLL，phase-locked loop)频率综合器的一个重要参数，直接影响着锁相环的噪声性能、锁定时间和稳定性。在宽带频率调谐的锁相环中，由于工作频率、工艺、电源电压和温度(PVT,process voltage and temperature)等因素的变化，导致环路带宽发生巨大的变化。因此保证环路带宽恒定，是宽带锁相环频率综合器设计的难点。本文一种提出基于高速频率检测器的全数字自动校准电路，通过在片快速检测VCO的工作频率和VCO调谐增益，计算出用于保证环路带宽恒定的电荷泵增益，实现锁相环环路带宽校准;该校准方式的精度不受PVT变化的影响，且校准时间短。　　VCO作为锁相环频率综合器中最为关键的模块，工作在最高频率，其噪声性能对锁相环的带外噪声起着决定性作用，消耗的功耗也是锁相环众多模块中最大的。本文提出一种低功耗宽带压控环形振荡器(RVCO，ring voltage-controlled oscillator)结构，通过控制流过振荡器的电流实现频率粗调，采用变容管实现频率细调;通过两种调谐技术的结合，确保压控环形振荡器具有较大的频率范围和较小的电压-频率调谐增益。该RVCO结构通过引入变容管作为频率调谐器件，可以避免传统RVCO中的电压-电流转换器，简化了振荡器和环路滤波器之间的接口，降低RVCO功耗。　　基于提出的全数字自动校准电路和低功耗宽带RVCO，实现了一款具有恒定环路带宽的1.2-3.6GHz低功耗低噪声锁相环频率综合器。该锁相环频率综合器采用40nm CMOS工艺实现，面积为0.045mm2、功耗为3mW。从10KHz到40MHz对输出相位噪声积分的时钟抖动为2.4ps，峰-峰值时钟抖动为15ps。在整个工作频带内，锁相环环路带宽基本不变。基于单相位高速频率检测器的全数字自动校准电路的校准时间为11.2μs，基于多相位高速频率检测器的全数字自动校准电路的校准时间为1.9μs，验证了全数字自动校准电路能够快速、准确地实现环路带宽校准。提出的RVCO工作在1.2-3.6GHz频率范围内消耗的功耗为0.9-1.3mW;RVCO工作在3.6GHz时，频偏1MHz处的相位噪声为-87dBc/Hz，频偏10MHz处的相位噪声为-111.6dBc/Hz。　　随着高性能、高速率通信系统的发展，要求频率综合器不仅要具有较低的功耗，同时还要有超低的噪声。谐波注入锁定振荡器(SILO，subharmonic injection-locked oscillator)因其结构简单、噪声性能优越受到国内外学者的关注。然而，由于振荡器的自由振荡频率容易受到温度变化的影响，导致SILO的相位噪声、参考杂散等性能恶化，甚至失锁。本文提出一种开环温度补偿技术，实时校准振荡器的工作频率，从而保证其工作频率与温度基本无关。基于提出的开环温度补偿技术，在180nm CMOS工艺上设计了一款2.1GHz的低功耗低噪声谐波注入锁定数控电感电容振荡器，芯片面积为0.37mm2、功耗为2.5mW。采用100MHz的参考时钟注入锁定到2.1GHz时，输出的相位噪声在频偏100KHz处的相位噪声为-116.8dBc/Hz、在频偏1MHz处的相位噪声为-122dBc/Hz、在频偏10MHz处的相位噪声为-124dBc/Hz，从1KHz到40MHz的积分时钟抖动为0.364ps。通过仿真验证了该开环温度补偿技术的有效性，温度在-20℃-85℃范围内变化时，提出的开环温度补偿技术可以将该LC振荡器工作频率变化从13MHz减小到1MHz。相对于闭环校准技术，开环温度补偿技术以较小的代价保证注入锁定振荡器的性能不受温度的影响。　　在短距离无线通信(如Zigbee、Bluetooth Low Energy)中，通常使用频率调制(FM，Frequency Modulation)实现数据传输。这类设备通常需要低功耗设计以获取更长的使用时间和待机时间。此外，设备的成本高低也是产品成功与否的关键。基于锁相环频率综合器的两点调制器省去传统调制器中的上变频混频器、驱动电路等模块，功耗和复杂度都较低、占用面积较小。而两点调制器的低通调制路径和高通调制路径间的增益失配限制了其频率调制的性能。因此，两点调制器通常采用额外的闭环或开环校准电路实现增益失配校准，但这些校准方式以较多的功耗、面积或锁定时间为代价。本文提出将电容减敏技术和分布式偏置电容结构结合的方案，降低两点调制器的频率调制误差。其中，通过电容减敏技术可以增大频率调谐变容管的尺寸，减小工艺对高通调制路径增益的影响;采用分布式偏置变容管，改善频率调谐曲线的线性度。与其他的校准方式相比，该方案不需要额外的校准电路，可以实现低功耗功耗低、低复杂度设计，符合短距离无线通信和传感网络等应用的需求。本文设计的两点调制器在130nm CMOS工艺上流片，并通过仿真和测试验证了提出方案的有效性。