人脸检测作为人脸信息处理中的一项关键技术，在自动人脸识别、智能人机交互、视频会议等领域得到广泛的应用。目前已提出了基于知识、外观、特征、模板匹配以及Adaboost等多种人脸检测方法。Adaboost人脸检测算法具有检测速度快、检测率高等优点，被研究者们大量的应用。目前人脸检测系统大多在计算机上采用软件实现的方法，其实时性差，无法满足在实际应用中小型化、实时性的工程需求。随着可编程逻辑器件的发展，结合FPGA在并行处理运算和可重构技术上的优势，本文用硬件架构的实现方法设计了基于FPGA的Adaboost人脸检测算法系统，为人脸检测系统的小型化、实时性做了一定的工作。　　本文在对Adaboost人脸检测算法研究的基础上，用硬件架构实现的方法在FPGA开发平台上进行了设计。首先在介绍了常用人脸检测算法的基础上详细介绍了基于Haar特征的Adaboost人脸检测算法。其次描述了基于AdaBoost算法的人脸检测过程，结合FPGA硬件架构实现的特点对传统的图像金字塔缩放机制进行了适当的改进，提出了并行结构的图像缩放机制。最后在采用Xilinx公司 XC4VSX25为核心芯片的SEED-FEM025开发平台上对检测系统进行了整体设计。其中包括视频采集模块、有效视频数据分离模块置、AdaBoost人脸检测模块、视频帧缓存模块和视频显示和验证模块的硬件设计。在视频采集模块，采用硬件逻辑语言完成可对视频编码芯片TVP5150配置的I2C控制器的设计。在人脸检测设计模块，结合FPGA芯片的良好的可编程结构，优秀的并行计算能力，采用了流水线连接和并行结构连接的图像并行处理技术，完成了图像的缩放单元、积分单元、分类器单元及检测结果合并单元的设计。