随着微电子技术的飞速发展，毫无疑问，21世纪将是信息的世纪。而半导体存储器却是微电子技术的基础。在半导体存储器这一大家庭中，静态存储器由于其广泛的应用成为其中不可或缺的重要一员。近年来，由于便携式设备的流行和高性能处理器的需要，作为其中重要组件的SRAMs，速度和功耗成为衡量产品性能的重要参数，因而低功耗和高速正成为设计的主流方向。本文首先对半导体存储器的工作原理、结构、应用以及国内外发展的概况进行了综述。然后对SRAM的存储单元电路以及外围电路中的灵敏放大器和地址译码器进行了设计和模拟，在此基础上，以128Kb和1Mb全CMOS SRAM设计为例，从方法学角度对同步SRAM设计中的带时钟分等级字线译码，多级灵敏放大和位线及总线平衡等技术进行了研究，并给出了相应的Compiler算法。通过模拟，运用Compiler技术设计的SRAM在128Kbit～1Mbit密度范围内兼容，实现了高速数据读取和较低的功耗。设计出的SRAM已应用于专用集成电路中。对设计其它不同种类的存储器Compiler，具有一定的参考价值。