近年来，随着数字技术的迅速发展，信号处理系统对于模数转换器(ADC)的设计要求越来越高。目前，集成电路正向着低成本，小面积，低功耗的高度集成方向发展，故低功耗、小面积的高精度流水线模数转换器在数字信号处理器(DSP)中得到了广泛的应用和发展。　　本论文对应用于DSP的嵌入式多通道12位模数转换器的设计进行了研究。通过对功耗，面积，速度，通道数等性能的折衷考虑，该模数转换器采用了9级1.5bits精度和最后一级3bits的flash ADC的流水线模数转换器结构。并采用数字校准技术对子流水线单元进行误差校正。流水线 ADC包括采样保持、sub-ADC、MDAC、时钟产生、延时对准和数字校准等模块电路。流水线ADC将系统要求转换为各级子流水单元的设计要求，完成了流水线 ADC电路设计。其中，采用了两级无补偿增益自举运放来实现低功耗，高增益，高带宽的要求；采用高速动态比较器降低功耗，并采用输入失调校正技术降低高速比较器失调电压带来的影响；采用改进型栅压自举开关提高线性度。最后，在SMIC0.18μm1P6M工艺下，利用Virtuoso完成了版图设计。　　在 Linux工作环境下，基于SMIC0.18μm工艺，使用Cadence工作平台下的AMS仿真软件，完成了流水线 ADC的系统仿真。模拟仿真结果表明：当输入测试信号为0.1MHz，3V的正弦波时，采样频率为12.5MHz时，流水线ADC的SNR为72.5dB，SFDR为81.8dB，SNDR为71.3 dB，ENOB为11.55bits。总功耗约为67mW，总面积为1 mm×1.3mm，良好的满足设计要求。