随着深亚微米集成电路技术和基于IP复用的SoC设计技术的发展，国际集成电路产业开始了新一轮分工。新的SoC设计方法把系统集成与功能模块分开，分散了设计难度和规模，能充分发挥设计人员的智力资源优点，这为我国微电子工业赶上世界技术提供了一个适合我国国情的切入点。 集成电路规模的不断扩大，基于嵌入式核进行可重用设计已成为主流技术。但嵌入式核的来源不同、设计标准的不兼容性和电路日趋复杂等因素，使系统芯片最终测试的复杂度远远超出了人们的想象，测试费用上升到产品开发总规划的70％～80％，大大影响了产品的上市时间。随着设计复杂度的提升，测试芯片困难度的增加，如何在设计初期就开始考虑并解决设计完成后的测试问题，已经是一重要课题。 “半导体集成化芯片系统基础研究”是国家自然科学基金委员会组织实施的重大科学研究计划。其宗旨在于：以超过当前国际微电子生产水平2至3代的SoC设计需要解决的重要科学问题为研究对象，开展广泛、深入的基础研究，为我国2005年至2010年及其后的微电子科技与IC产业发展提供解决关键问题的科学方法，从而促进我国电子信息工业高速、持续地发展。SoC的可测试性设计是其中的重点项目。 基于这些原因，本文作者查阅了大量的国内外文献资料，对SoC设计中的可测试性设计从理论作了深入细致的研究，并进行了可行性的实践。可复用IP核以及系统芯片SoC的测试结构设计是一个非常复杂的问题，也是一个新兴研究领域。作者结合当今FPGA技术在IP复用上的平台优势，在这个新型的研究领域尝试进行较系统的研究，期望可以在理论和实践上能为我国发展独立自主产权的SoC设计技术作出贡献，为我国IC设计基础应用研究在21世纪迎头赶上世界一流技术尽一份力。