随着当前CMOS技术的不断发展,MOS器件的截止频率已经达到几十甚至几百GHz,已经可以满足射频集成电路的设计需求。此外,基于CMOS工艺的数字集成电路的大规模应用以及片上系统的需求导向,使得CMOS射频集成电路得到了广泛研究。在无线射频收发系统中,CMOS低噪声放大器一直是研究的热点。它是接收链路中第一个有源模块,主要功能是提供一定的功率增益将天线接收到的微弱射频信号进行适当放大以使得信号不被后级电路所淹没。不同于传统的窄带设计方案,CMOS超宽带低噪声放大器面临的设计挑战在于需要在超宽频带范围内同时满足输入阻抗匹配、平坦的功率增益和尽可能低的噪声,并保证有足够的线性度来应对可能出现的输入信号功率变化。实际设计中,不可能同时满足上述所有特性,因此需要进行折中。针对不同的系统,可以使用相应的设计技术来改善某些设计参数。例如,使用宽带匹配技术来实现良好的宽带输入匹配;使用噪声抵消技术在宽带范围内实现较低的噪声系数;使用带宽扩展技术实现增益宽带特性;使用线性优化技术提升放大器的线性度;使用功耗优化技术来减小功耗消耗。本文在使用前述各种优化技术的基础上,设计了三款超宽带低噪声放大器,使用Global Foundry 0.18μm CMOS工艺实现。三款电路的工作频率分别覆盖了0.1~1.2GHz、0.05~1.6GHz和3.1~10.6GHz。所涉及的具体技术包括电阻并联反馈技术、噪声抵消技术和线性度提升技术等,分别使用SpectreRF和ADS进行仿真,仿真结果显示各项设计指标均在预期设计范围内。最后,对前两款电路进行流片并做了测试分析,结果表明使用上述设计技术能够有效提升超宽带低噪声放大器性能。