二进制LDPC码采用BP(信度传播)算法译码时,在长帧时已显示出接近香农限的性能[12]。但随着帧长的增加,其编码复杂度极大地限制了LDPC码的实际应用。Forney提出通过级联的方式可在编码增益和实现复杂度之间获得一种平衡[9]。Turbo码的极大成功证明了并行级联构造方法与迭代译码算法的有机结合可获得靠近香农限的性能,这启发着研究者把这一思想应用到其他码型尤其是LDPC码中,从而构成并行级联加纳格尓码（简称PCG码型[10])。此外,Davey和Mackay的研究结果表明,合理设计的多进制LDPC码可以获得比二进制LDPC码更优异的性能[29]。本文将并行级联构造思想应用于多进制LDPC码中,从而构造出多进制PCG码。并且,将PEG(逐步边增加)算法引入多进制PCG码分量码的优化设计构造中,发现了PCG码各分量码之间的匹配性问题,完成了四进制PCG码各分量码之间的优化匹配与组合设计;同时给出了PCG码在有限域GF(q)上的FFT简化译码算法,使其译码复杂度与采用BP算法的二进制PCG码可比拟。最后,本文给出了基于分量码的SNR分析,从另一个角度分析说明了分量码的优化设计问题。仿真结果表明,在加性高斯白噪声信道下,码率为1/3,帧长为1920bits,误比特率为10-6水平下,四进制PCG码较二进制PCG码能获得近1dB的编码增益;同样,其性能也优于四进制LDPC码。这表明本文提出的多进制PCG码在维持与多进制LDPC码同样优异性能的同时,具有更低的复杂度,在实时通信系统中具有较好的应用前景。另外,关于多进制PCG码分量码的EXIT图分析和SNR测量为后续多进制PCG码的优化设计奠定了相关方法论基础,为推进多进制LDPC码领域的研究提供了重要理论参考。