论文部分内容阅读
随着无线通讯技术和计算机无线网络技术的发展,移动通信设备、便携式医疗设备、测试测量设备等应用中的ADC,既要求高精度(≥1Obit)、较高采样率(≥50MHz),又要求低功耗、较低复杂度。而流水线ADC因能实现精度、速度、功耗、复杂度之间的合理折中成为低功耗高性能ADC的最优化选择。MDAC的性能对流水线ADC的系统性能起决定性作用,是流水线ADC中核心电路模块。本论文设计了应用于低功耗系统中的12bit 50MS/s流水线ADC中MDAC模块。详细分析了流水线ADC的各子单元,并对流水线ADC中MDAC模块进行了低功耗设计。分析并建立流水线ADC功耗模型,确定单个流水线级分辨率与级电容缩减比例;提出了三相时钟控制的SHA_Less设计及运放共享、电容共享、比较器共享的多模块共享结构。三相时钟的引入,实现MDAC采样路径和级间ADC采样路径完全匹配,消除孔径误差,并解决运放共享和电容共享设计中的记忆效应问题,提高系统精度。多模块共享结构的实现使得前两级流水线级电路中运算放大器个数及比较器个数均减半,降低系统功耗。同时,对sub_DAC逻辑编码电路进行改进,减少电路中开关个数。在模块电路设计上,设计一种低电压两级运算放大器,第一级采用折叠式共源共栅结构,第二级采用主从形式class AB结构,并在此基础上从增益、带宽、噪声、功耗等多方面进行优化,满足高的增益和带宽要求;提出一种新型栅压自举开关电路,提高了采样电路线性度、速度,同时,降低功耗,减小版图面积;三相时钟电路的实现,设计出适用于本设计MDAC电路的三相时钟电路,以精确控制延时。基于TSMC 130 nm 1P8M CMOS RF混合信号工艺,完成低功耗12bit 50MS/s流水线ADC中MDAC模块的原理图和版图设计。MDAC版图面积为250μm ×270μm,后仿真结果表明:在时钟频率为50MHz,输入信号是共模电压为400mV,差模幅值为±267mV(-1dBFS),频率为24.365MHz的正弦信号条件下,测得最差工艺角下SNDR为69.6dB,SFDR为79.2dB,ENOB为11.26bit,功耗为5.27mA。MDAC的性能指标满足设计要求。