随着芯片行业的快速发展,摩尔定律出现了瓶颈,不再适用于工艺制程不断缩小的新兴芯片技术。传统的单芯片片上系统（System on Chip,SoC）架构的性能提升速度逐步下降,因此,Chiplet架构受到了学术界与工业界的广泛关注。Chiplet架构的特点表现为支持不同制程、不同功能的芯片封装在一起。但是,现有的基准测试集功能单一,且主要面向同构架构,即缺少针对Chiplet中常见的异构架构的基准测试集。构建一个运行高效、支持数据类型多样及精度可变,覆盖的领域多样和通用的测试集是一个关键挑战。此外,现有的体系结构模拟器主要针对同一制程下的功能模拟。缺乏面向Chiplet制程异构架构的模拟方法,是验证基准测试集的另一关键挑战。首先,针对已有的基准测试集功能异构性方面的不足,以加速器为切入点,构建出一个面向Chiplet架构的异构基准测试集。该基准测试集由多个应用程序组成,各应用程序均调用两个不同功能的加速器内核。这些来自不同领域的应用程序也体现了测试集的多样性;其次,Chiplet架构的制程异构性主要体现在允许不同制程的芯片封装在一起,而芯片制程会影响片上加速器内核的运行频率。现有的体系结构模拟器并不支持面向Chiplet架构的制程异构性的模拟。考虑到加速器的运行时间与其运行频率、执行所需的周期数密切相关,基于基准测试集,提出一个新的面向Chiplet架构的模拟框架。该框架通过对基准测试集中的加速器内核添加代码,来增加加速器运行所需周期数。从而在不改变频率的前提下调整加速器的运行时间,以模拟加速器在不同制程芯片上的运行效果。实验表明,测试集中来自数学运算、数字信号处理与密码学领域的五个应用程序的功能均正确实现,并且测试集具有多样性及功能异构性。此外,通过实验,结合基准测试集验证了模拟框架的有效性,即它能够结合测试集体现Chiplet架构的制程异构性。该模拟方法支持架构中芯片的制程在16nm、20nm和28nm之间变化。