论文部分内容阅读
通常,SOC芯片中IP的集成是通过系统总线和外设总线连接而实现的。但当需要集成大量的带宽需求介于系统总线带宽与外设总线带宽之间的IP的时候,会遇到以下问题:大量该类IP直接与系统总线连接会增加系统总线复杂性,降低系统总线工作频率;外设总线通常又难以满足该类IP的带宽需求。因此,该类IP的集成成为SOC设计的一个难点。论文分析了对该类IP进行集成的技术要求,提出了一种基于DFI-AXI总线桥的IP集成方案,让该类IP通过DFI-AXI总线桥间接接入到系统总线,既满足了该类IP的带宽需求又不会增加系统总线负荷。本文先设计了该类IP与总线桥之间的接口——DFI,阐述了DFI接口的信号、时序、数据流控制模式、数据转发模式以及帧结构的设计。该接口通过在帧头中传递控制信息和使用虚拟基地址,减少了DFI接口的信号数目,简化了DFI-AXI总线桥与IP之间的连接,减小了接口面积。根据DFI和AXI的特性,重点设计了DFI-AXI总线桥的电路架构,该电路通过监测缓冲区状态实现了流量控制,使用地址查找表实现了DFI接口的虚拟基地址到实际基地址的映射,利用信元划分和分组嵌套轮询调度的方法实现了通道带宽的调配,运用多事务处理和写数据预取策略实现了较高的系统总线带宽利用率,使得多个IP可以通过DFI-AXI总线桥以带宽共享的方式向系统总线上的设备发送数据。采用VerilogHDL对DFI-AXI总线桥的电路架构进行RTL级描述,并建立测试平台,在Modelsim环境下对DFI-AXI总线桥进行了功能仿真。各模块仿真波形表明,测试结果与测试用例预期完全对应,各单元的设计已经达到功能上的要求。整体仿真结果表明,总线桥可以调配不同IP之间的带宽,使得多个IP能通过DFI-AXI总线桥以带宽共享的方式向系统总线设备正确地发送数据,对系统总线的带宽利用率最高达到80%。本设计能够满足IP的带宽需求,简化IP的外部接口设计,实现其在SOC上的集成。