纠错编码技术是移动通信、卫星通信、光纤通信和磁盘存储等系统中的关键技术之一。其中,由Gallager在1962年首先提出的低密度奇偶校验码(LDPC)码,在沉寂了多年之后,受到Turbo码的启发,Mackey和Wiberg等人对Gallager码重新进行了研究发现Gallager码优异性能,LDPC码再次成为通信技术研究的热点。LDPC码是一种具有稀疏校验矩阵的线性分组码,研究结果表明,采用迭代的概率译码算法,LDPC码可以达到接近香农极限的性能。本论文主要对LDPC码的译码算法和硬件实现进行了较深入的研究。本文研究了在白高斯噪声信道下,针对中国地面数字电视广播(DTMB)中LDPC码的几种主要迭代译码算法。这些算法包括:和积算法,最小和算法,分层修正最小和算法等等。给出了LDPC码在这些不同译码算法下的误码率和迭代次数的仿真结果。同时,本文对LDPC译码器的关键参数、硬件实现中的定点量化与字长精度问题进行了深入的研究,给出了对译码器硬件实现具有参考意义的研究结果。最后,论文讨论了LDPC码译码器的硬件实现,分析了三种主要的硬件实现结构:全并行结构、部分并行结构、串行结构。随机构造的LDPC码,由于校验矩阵中非零元素分布的随机性,很难采用部分并行结构。而DTMB中校验矩阵很大,全并行结构显然无法适用,本文介绍了一种基于串行结构的硬件实现方法。这种方法不仅能够降低译码器硬件实现的复杂度,还可以逼近随机构造LDPC码的性能。为了验证该构造方法,我们在Xilinx公司Virtex-4系列XC4VLX200型号FPGA上实现了码长为7493、码率为0.4,0.6,0.8的非正则LDPC码译码器。全部设计采用Verilog语言描述,最大迭代次数为31次,译码器的时钟频率为120MHz。