随着近年来电力产量的持续增加和电力系统规模的不断扩大,传统变电站综合自动化技术已经不能满足目前电力系统智能化发展的要求,推广和建立基于IEC61850标准的数字化变电站是电力系统技术发展的未来走向,也是目前我国电力系统研究和发展的热点和重点之一。论文的设计任务围绕合并单元需要实现的功能展开,而整体思路则是以合并单元的硬件设计为出发点。首先介绍了数字化变电站的系统结构,并简述了合并单元的研究意义。在分析比较IEC60048-7/8和IEC61850-9标准后,采用IEC61850标准作为本合并单元的设计依据。其次分析了合并单元的各种同步方案,提出了由IRIG-B码和PPS秒脉冲作为同步信号的基准,利用ADSP和FPGA双处理器架构的合并单元硬件设计方案。合并单元以BF536和EP2C8为核心处理器,在最小运行系统的基础上,利用AD7606、MT48LC4M16A2、SST39VF和88E6060等芯片,进行必要插件和系统电路的扩展,从而完成数据同步接收、数据处理和数据发送等工作。本文根据模块化设计思路,分析了各个插件和所需模块的功能和原理,并按照器件选型、原理分析和PCB设计的顺序展开论述。本文对合并单元整体硬件原理设计的同时,还进行了PCB板电路的设计,并通过信号完整性仿真软件对所设计的印刷电路板进行信号仿真。最后,本文根据ADSP和FPGA的集成开发环境,简述了对合并单元的调试。