论文部分内容阅读
高度集成通信系统用于满足人们对数据通信信息日益增长的需求,其中光互连系统因其相较于传统的电子通信,在带宽、信道损耗、电磁干扰、反射和串扰方面拥有更加优越的性能而备受亲睐。跨阻放大器TIA（Transimpedance Amplifier）作为光接收机最重要的模块,直接影响着通信系统的速度和灵敏度。昂贵的III-V族材料如GaAs和InP已经可以实现高速和低噪声的TIA。但是深亚微米的CMOS硅工艺凭借其高集成度和低成本变得更具吸引力,其严重的寄生电容、较低的跨导和较差的噪声性能也成为设计挑战之一。TIA的带宽限制主要来源于光电二极管的输入极点,传统用于提高带宽和降低噪声的方法是使用电感峰化技术,然而片上电感较大的面积无疑会增加芯片成本,也会因为衬底耦合的增加导致更高的串扰,同时带来更高的群延时。传统的容性退化技术通过增加一个额外的零点补偿主极点来增加带宽,但这会导致更低的直流增益。本文首先介绍国内外基于硅基CMOS工艺10Gbps TIA的研究现状,指出在高速、高灵敏度、芯片面积、功耗方面仍难以权衡。作者希望从电路结构上改变这一现象,在输入级使用改进的RGC结构,在不使用电感的情况下仍达到很高的带宽,并且有着良好的噪声性能。本文基于TSMC 65nm CMOS工艺,提出了一种可工作于10Gbps速率高灵敏度的跨阻放大器设计,包含输入级电路,跨阻放大电路,单转双电路与50W匹配电路以及外围DC供电电路。该电路采用1.2V低电压供电,功耗仅11.7mW。当光检测器电容为250fF时,其跨阻增益为66dBW,带宽范围为30KHz-8.5GHz。平均等效输入电流谱密度约为15pA（?）（010GHz）,积分输入噪声电流为1.2uA（积分区域为1KHz到10GHz）。在0.9A/W响应度,ER=10dB,BER=10-12,PRBS为231-1的情况下,灵敏度达到-20.1dBm,且眼开良好。整个电路为无电感设计,芯片版图面积仅为115um×120um。