高精度时间间隔测量作为一项重要技术,被广泛应用于卫星通信和导航、地球动力学研究、激光测距、核物理研究、医学成像等领域。其测量精度随着科学技术的发展得到了提升,测量方法也逐渐多样化。基于时间数字转换器的高精度时间间隔测量是目前主流的方式。而基于ASIC技术与基于FPGA实现时间数字转换器是主要的手段。基于FPGA实现TDC主要是为了克服基于ASIC的TDC芯片开发时间周期长、成本高、难度大等问题发展起来的。基于FPGA设计的TDC在实际应用中具有系统集成度高、开发方便、后续升级容易、成本低、移植性好等优点。因此如何使用FPGA实现高精度TDC设计,在时间间隔测量领域中具有重要的研究意义。针对脉冲激光雷达测距精度与范围需求,确定时间数字转换器的时间测量精度以及时间测量范围。并根据需求进行时间数字转换器设计工作,包括对FPGA可编程逻辑单元进行底层设置来构建延时线;针对气泡现象和目前编码器对于FPGA资源的大量占用,以及由编码器引入死区时间的问题提出三级编码方式进行编码器设计;针对延时单元的非线性问题,设计了逐位校准模块;针对校准模块对于随机脉冲的需求,基于FPGA自身特性设计了随机脉冲发生器;针对传输时钟与测量时钟不同,以及由此造成的数据不同步的问题,设计了全局时钟和数据跨时钟模块;并且设计了一个脉冲计数器,满足时间数字转换器的粗时间测量需求。为了验证所设计的TDC的功能性,此搭建了相应的测试平台并进行了大量的测试。实际测试结果表明,进行非线性修正后的TDC的时间分辨率为85.34ps,微分非线性为-0.38LSB≤DNL≤0.21LSB,积分非线性为-0.25LSB≤INL≤0.4LSB,对多个时间间隔进行测量,对应脉冲激光雷达测距的最大误差为1.338cm,同时系统的重复测量频率达到6.857Mhz,满足设计要求。