随着半导体产业的发展,市场需求的提升,集成电路系统变得越来越复杂,相应的测试费用和难度也不断攀升。可以说在影响集成电路成本的因素中,测试占了很大一部分。降低集成电路的测试成本,对集成电路的量产和发展尤为关键。其中高效测试方法和具有卓越性能的自动测试设备是实现以上目标的两大关键。所以开展对集成电路测试的研究,对解决当前集成电路发展遇到的问题,具有重要的理论意义和实际价值。本文首先从内因即芯片自身的可测试性设计出发,了解常用集成电路测试原理、方法和技术。在对集成电路测试方法研究中,着重对各种测试向量的生成方法进行了研究,通过比较其优缺点,为如何减少测试向量生成、施加的时间,缩短测试时间、降低测试成本,提高故障覆盖率,提供了理论依据。接着由于集成电路可测性设计可以简化集成电路的测试过程,在各种DFT设计中边界扫描技术及内建自测试应用较广,本文对以上两种技术做深入研究,在此基础上提出支持IEEE1149.4标准的混合信号芯片在提高电路可测试性的应用方案。接着从外因出发,即芯片自动测试设备(ATE)角度出发,作为本文研究的重点,首先针对在测试过程由ATE引起的overkill现象,对测试系统本身存在的噪声在不同频率测试范围内对集成电路测试造成的影响进行了研究,并通过实验证明,为在低频测试时,如何选择系统自身本底噪声符合芯片测试要求的ATE设备提供了依据。同时也为在高频测试中,如何设定频谱分析仪从而得到更好,更真实的寄生噪声测量提供了有效对策,通过噪声测量结果选择适合的低通滤波器,可改善寄生噪声带来的影响。其次为提高ATE测试效率,降低测试成本,在分析了传统的线性和二分搜索方法的基础上提出了一种自适应范围设置搜索法,在测试过程中,对搜寻transaction points来说,采用新的自适应范围设置搜索能在缩小搜索范围的同时,不伤及搜索精度。通过实验仿真数据显示,运用这一新的自适应范围设置搜索测试方式,与传统线性,二分等搜索方式相比,能节省约一半的测试时间,特别是搜索测试量和搜索范围扩大时,效果更为突出。最后由于3D IC技术是当前被业界公认的延续摩尔定律最有效的途径之一,为满足这一未来测试的需求,通过对市场上现有的V93000 ATE设备现有的测试能力做分析研究,阐述了V93000是如何应付未来3D IC测试所带来的挑战。