随着多媒体技术和无线通信技术的发展与普及，人们对图像的需求进一步加大，而图像数据一般都较大，这就为目前有限的信道传输带宽和存储空间带来了挑战，对图像数据进行压缩是解决这个矛盾的有效方法。图像压缩目前有三大国际标准，最新的静态图像压缩标准是JPEG XR，与现在应用范围最广的JPEG图像压缩标准相比，JPEG XR克服了JPEG在低码率下的方块效应，提升了压缩后的图像质量；与JPEG2000图象压缩标准相比，它压缩后获得的图像质量与JPEG2000相当，然而其算法复杂程度相对较低，消耗的资源数目却与JPEG相近。因此，对与卫星上的压缩设备等设备来说，JPEG XR具有更大的研究价值。对图像数据进行处理，一般都要求较高的吞吐量，因此，并行能力很强的FPGA是一个很好的选择。本文首先研究了JPEG XR图像压缩标准编码中的典型部分，包括图像前置滤波、图像核心变换、量化、预测编码，详细的研究了这些部分的数据结构及变换原理，其次，对这些模块进行了VHDL编程实现，并在内部对这些模块进行流水线设计，并用Modelsim10.1d仿真软件对这些模块进行RTL级功能仿真以检验这些模块能否实现其对应功能。然后，设计了JPEG XR典型部分编码器，通过三级流水线的设置对这些模块进行级联以实现完整功能。在这三级流水线中，在第一级流水线的控制下，典型部分编码器完成图像数据读入和图像的前置滤波，图像核心变换和量化在第二级流水线控制下实现，图像预测编码是第三级流水线。最后，本文对设计的典型部分编码器在100MHz输入时钟频率下进行Modelsim仿真，得到压缩后的图像在Win7系统中能正常显示，仿真的编码速度为0.326像素/时钟。设计好的典型部分编码器在基于EP2S130F1020I4的FPGA硬件平台上进行了验证，在实际电路中，编码器典型部分也能在100MHz的时钟频率下正常工作，实际的编码速度比仿真速度要快，为0.437像素/时钟。