论文部分内容阅读
为保证电子产品的质量,对集成电路进行测试必不可少。随着集成电路复杂程度的不断提高和特征尺寸的日益减小,特别是进入深亚微米以及超高集成度阶段以来,系统芯片的功能越来越强大,这使得集成电路的测试越来越困难。目前,公认的解决该问题的一种可行方法是使用可测性设计,即在集成电路设计的同时就考虑它的测试问题,使得集成电路生产出来以后更容易被测试。内建自测试(BIST)是一种普遍使用的可测性设计方法,它通过在电路内部增加测试电路,使测试向量产生和响应分析都由内部增加的测试电路来完成。由被测电路自己施加测试向量(TVAC)的测试方法是一种新的BIST方法,该方法把被测电路本身视为一种可利用的资源,而不仅仅是被测试的对象。被测电路在由外部加载了初始向量后,通过与电路输入端相连的一些内部节点,利用反馈顺序地产生并加载一组测试向量。与传统的BIST方法相比,该方法主要的不同点是在测试向量产生阶段。根据TVAC反馈的特点可以将其分为完全反馈、分组完全反馈和一般反馈。本文针对TVAC方法提出了一种附加信息矩阵的深度优先搜索分组方法,该方法对于分组完全反馈和一般反馈可以有效提高反馈所获得的确定性测试向量的数目,减少分组完全反馈和一般反馈的分组数,从而减少实现这两种反馈的硬件代价。实验结果表明,对于ISCAS85基准电路,本文方法使分组完全反馈的硬件代价平均减少19.35%,一般反馈的硬件代价平均减少22.50%。在本文分组方法的基础上,对于一般反馈,本文提出了一种反馈节点选择的方法,用该方法确定的反馈节点组合,在一定周期的反馈中可以得到故障覆盖率更高的测试集。因此,该方法可以进一步减少达到一定故障覆盖率时一般反馈的分组数,从而进一步减少一般反馈的硬件代价。对于ISCAS85基准电路,结合本文的分组方法和反馈节点选择方法可以将一般反馈的硬件代价减少29.05%。根据TVAC方法的原理,本文还给出了同步全扫描时序电路的两种TVAC测试结构,并在本文提出的分组方法和反馈节点选择方法的基础上对ISCAS89基准电路进行了实验。实验结果表明,与加权伪随机测试方法和循环自测试方法相比,采用TVAC一般反馈方法可以用较少的测试向量获得较高的故障覆盖率。