近年多级存储单元(Multi-Level Cell,简称MLC)技术的提出,使得NAND Flash的存储密度大幅增加,但同时也带来了更大的系统噪声,其中,内部单元间干扰(inter-cell-interface,简称ICI)噪声是最严重的噪声之一。低密度奇偶校验(Low-Density Parity-Check,简称 LDPC)码的使用给 MLC NAND Flash 带来大量时延,如何有效降低时延成为目前研究的难点和热点。本文研究的是LDPC码在MLC NAND Flash应用中的时延问题,对数据恢复阶段进行优化再设计,联合了阈值电压解映射与译码,将两部分信息进行交换和迭代。新方案在不损失系统性能(甚至提高了系统性能)的前提下,通过降低阈值电压探测精度降低了阈值电压探测时延(系统中最主要的时延),解决了时延问题。文章主要内容分为以下三部分:针对内部单元间干扰,搭建了基于全位线结构和多级编写策略的MLC NAND Flash数学模型。并通过严密合理的推导严格推导出对数似然比(Log-Likelihood Ratio,简称 LLR)软信息,完善 MLCNAND Flash 数学模型。根据MLCNAND Flash数学模型,提出迭代的数据恢复方案。通过对不同探测精度、不同码率的LDPC码等条件控制,验证了新方案在纠错性能上远远优于传统方案,与此同时,拥有更好纠错性能的方案能通过降低探测精度换取更低的时延,实验结果显示,采用3级探测精度的新方案性能反而优于采用6级探测精度的传统方案,在解决了时延问题的同时提高了系统性能。基于MLC NAND Flash系统,针对迭代的数据恢复方案调整EXIT(Extrinsic Information Transfer)算法,并通过EXIT曲线图和仿真结果分析了不同码型在该方案下的性能表现。