随着电子工艺水平越来越高,SOC(系统芯片)设计已经成为目前电子系统设计的主流。但是随着嵌入式系统集成度越来越高,对系统验证提出了极大的挑战。目前SOC验证所需资源已占整个设计资源的60％-80％,可见验证已经成为SOC设计及其实现的最大技术瓶颈。在系统芯片SOC的验证中,功能验证成为制约芯片发展的首要制约因素。虽然仿真器(simulator)采用各种方法来提高自身的仿真速度,但是硬件仿真器对硬件的功能进行仿真是计算机按照硬件的数学模型,通过计算的方法来模拟硬件电路的动作。随着芯片的规模越来越大,硬件的模型也必将越来越复杂,对硬件进行模拟的计算量也急剧增加。单纯利用硬件仿真器进行硬件仿真的方法已经力所不及,仿真器的仿真速度越来越慢。业界迫切的需要找到某种更加完备的设计与验证方法来提高SOC设计的效率和可靠性,因此原型验证技术应运而生。原型验证技术的本质在于快速地实现SOC设计中的硬件模块,让软件模块在真正的硬件环境中高速运行,从而实现SOC设计的软硬件协同验证。　　 随着FPGA在密度和复杂度上的发展,大规模FPGA器件一般都嵌入微处理器,IP核以及多种高速接口标准,同时FPGA具有逻辑静态可编程和在线动态重构特性,使得FPGA成为一种理想的原型验证器件。　　 本文的主要研究内容是基于FPGA的原型验证技术。本文从方法论角度针对FPGA原型验证技术进行相关研究,在此基础上,针对本实验室项目组的YAK SOC项目设计了适用的FPGA原型验证平台。主要工作包括原型平台原理图设计及其PCB设计,完成FPGA原型平台硬件设计;完成YAK SOC的ASIC版本到FPGA的移植,并针对FPGA标准单元库,在ASIC仿真环境下完成部分功能仿真;最终完成YAK SOC在原型验证平台上的硬件原型实现,配合项目组成员完成相关软件移植,实现软硬件协同验证。　　 通过对该课题的研究,不仅从理论上对原型验证技术加深了解,而且从结果上完成了相关课题实现,是一次有益的研究和尝试。