论文部分内容阅读
随着计算机技术的迅速发展,消费者对外部总线速度的要求越来越高,使得高速总线得到了广泛的应用。正是在这样的大环境下,USB设备取得了快速发展。从最初的USB1.0版本发展到后来的USB2.0版本,数据传输速率越来越快。目前,USB2.0总线凭借其具有易用、高传输速率、接口可供电、可热拔插、向下兼容USB1.1、功耗低等特点,成为个人电脑和手持设备与外设连接的互联标准。USB PHY(物理层,Physical Layer)作为USB2.0设备中不可缺少的一部分,具有较强的通用性,它既可以作为单独的PHY芯片在整个USB系统中使用,又可以作为IP核,直接集成到大型的SOC设计中去,因此其具有广阔的市场前景和现实意义。本文主要是根据UTMI (USB2.0Transceiver Macrocell Interfaces)协议的要求,将USB PHY进行了整体的结构划分和功能模块的划分,该结构分为三大部分：模拟发送前端、锁相环和数字控制电路。论文详细阐述了数字控制电路中的寄存器配置模块、数据发送控制逻辑状态机、反转不归零编码模块、比特填充器模块、并行转串行模块的实现原理和方法。在完成设计并整合其他的模块后,对整个USB PHY模块进行了严谨的数字逻辑仿真,并且针对仿真结果进行了分析。USB PHY的设计在经过中芯国际的55nm的工艺流片之后,针对该芯片进行了详细的芯片验证,验证分为三大部分：第一部分主要是针对芯片的信号完整性进行验证,利用示波器和示波器自带的USB一致性测试软件,对USB PHY芯片进行了眼图验证,通过对比测试失败眼图和测试成功通过的眼图,从而证明了本芯片可以通过信号完整性测试；第二部分是针对数字电路的基本接口控制信号时序验证,通过示波器抓取信号的相位关系,从而进行时序的验证；第三部分针对本设计内部的数字逻辑电路进行验证,在FPGA开发板中集成了测试系统,利用两块USB PHY测试子板分别进行数据的接收和发送,通过测试系统中的自动比较模块,进行收发数据的对比,以达到完成验证本芯片数字逻辑电路的目的。论文最后总结了本文的研究工作,并且针对本课题提出了一些以后需要进一步改善的地方。