随着社会的不断进步和科学技术的快速发展,图像采集和存储传输系统广泛应用于空间技术、工业以及生活等各个领域,目前CMOS图像传感器作为越来越多的高速图像采集系统的采集元件,不仅采集速度越来越高,而且获得的图像数据量也越来越大,因此设计一种高速大容量的图像数据缓存及传输系统具有十分重要的意义。本文设计的系统以FPGA为主控芯片,其实现的功能是从U盘读取图像缓存到DDR2 SDRAM中,然后模拟4路CMOS图像传感器的输出信号提供给另一片具有图像处理功能的FPGA,并接收其处理后返回的4路TLK2711格式的图像数据,通过Camera Link接口将图像输出进行显示。本设计分为硬件设计和软件设计两部分。硬件设计主要包括芯片的选型以及各硬件模块的电路设计,包括电源网络设计、FPGA配置电路设计和DDR2 SDRAM电路设计。软件设计主要包括5个模块:时钟产生模块、ARM数据接口模块、DDR2 SDRAM接口模块、模拟CMOS图像输出模块和模拟TLK2711数据接口模块,分别完成时钟信号产生、U盘图像数据接收、图像数据缓存、CMOS图像传感器输出信号模拟和TLK2711格式数据接收功能。该系统最大缓存容量为4Gbit,CMOS图像信号与TLK2711图像数据的时钟速率均为100MHz。仿真和测试结果表明,该系统能够正确稳定的工作,数据最大缓存速率为12.8Gbps,4路CMOS图像数据速率为4.8Gbps,4路TLK2711数据速率为6.4Gbps。