模数转换器（Analog-to-Digital Converter）是模拟信息和数字信息的交换窗口,其在当代通信领域占据重要地位。然而因元器件尺寸按比例缩小引发显著的非理想效应、应用环境的不稳定致使电路参数发生变化以及实际电路设计中有限开环增益、带宽受限等诸多因素的影响,ADC实际性能参数与原设定指标会出现一定偏差。为了优化ADC工作性能,电路设计中引入校准技术来提升其量化精度,其中能实时跟随误差变化并更新校准参数的数字后台校准技术广为设计者使用。本文主要基于亚稳态检测技术机理对流水线架构的传统流水线模数转换器（Pipelined ADC）和流水线-逐次逼近型模数转换器（Pipelined-SAR ADC）的增益误差和电容失配误差进行校准方案的设计实施与校准算法的仿真验证。首先分析Pipelined ADC和Pipelined-SAR ADC电路中的误差来源,然后根据Pipelined ADC和Pipelined-SAR ADC架构的相似性,归纳并建立统一的误差模型。接着根据比较器亚稳态机理来阐述提取误差系数的基本原理和计算公式,并分别对其电路的具体实现方法进行说明。本文将提出的基于亚稳态检测的增益校准方案和电容失配校准方案在一个14-bit Pipelined-SAR ADC中完成算法的仿真验证。首先使用python语言编写ADC的误差模型和校准算法并进行行为级的仿真,通过对误差系数进行蒙特卡洛随机化,以最终输出的FFT分析的统计结果作为衡量校准算法性能和稳定性的标准。接着使用Verilog语言进行算法硬件逻辑电路的实现,对该逻辑电路在Modelsim平台上进行仿真,验证其逻辑功能的一致性。RTL级校准仿真结果表明,本算法将某一误差系数具体化的Pipelined-SAR ADC的SNDR从56.57d B提高到83.23d B,SFDR从67.57d B提升到100.65d B。由校准前后结果对比可知,此校准算法校准效果好且对ADC整体性能有较大提升。