信道编码常用于容易发生干扰的无线信道和存储信道中，随着VLSI技术的发展，采用ASIC或FPGA技术来实现信道编码器应用广泛。本文实现了一种基于SOPC技术的通用编译码器实验装置，此装置对传统的实验设备进行了革新，将计算机技术与通信教学实验有机结合，利用SOPC技术将多种编译码模块和微处理器模块集成到一片FPGA内部，利用可编程逻辑的灵活性和Nios的强大处理能力，实现了多个模块的集成，提高了系统的稳定性，使系统升级变得更加容易，此实验装置具有较强的通用性和参与性。论文主要涉及VHDL语言设计、硬件电路设计、C语言程序设计和计算机通信等。本文主要完成两方面的工作：1、研究了多种信道编译码方式的基本原理和算法，利用硬件描述语言实现了汉明码、卷积码、交织码、线路编码和RS码的编译码器。其中，编码及译码两部分可以相互配合，也可以独立使用，学生可以通过一些简单的设置，实现不同编码方式和其它模式选择。2、利用SOPC技术，构建了由QuartusⅡ、SOPC Builder、Nios IDE等软件构成的开发平台。在此基础上采用Altera公司低成本的Cyclone系列芯片完成了整个系统的硬件设计。此硬件平台是一个通用的SOPC系统平台，可以完成其它的SOPC设计及FPGA设计。