论文部分内容阅读
传统的A/D转换器都包含采样保持电路，缺点是在高精度、高采样率下，采样保持电路会消耗掉整个A/D转换器30%以上的功耗。本论文提出一种基于流水线A/D转换器的去掉前端采样保持电路的方案。在保证流水线A/D转换器系统性能不下降的情况下，去掉采样保持放大器的模拟前端电路来实现低功耗的目的。论文首先介绍了流水线A/D转换器前端电路的重要性，进而说明采样保持电路需消耗掉大量的功耗来达到系统要求的性能。论文提出了无采样保持放大器的模拟输入前端结构，该结构可达到系统的低功耗设计要求。论文所设计的模拟前端电路主要包括Sub-ADC模块电路和MDAC模块电路。论文在介绍了去除采样保持电路后的Sub-ADC和MDAC单元电路的性能对整个流水线A/D转换器性能的影响后，得出流水线A/D转换器对无采样保持放大器模拟前端电路的要求，并分析了前端电路对输入造成的延迟原因，提出前端Sub-ADC和前端MDAC的输入网路的匹配技术。接着给出了无采样保持放大器模拟前端电路的具体设计，其中包括高性能残差放大器设计、高速延迟稳定的比较器设计、高速自举开关、高精度MDAC、比较器阵列随机化的设计。通过版图合理的布局布线，匹配模拟前端各路径寄生参数造成的影响。最后解决了去掉前端采样保持电路后，Sub-ADC和MDAC对同一时刻模拟输入的处理问题。本论文设计基于14位精度的流水线A/D转换器，采样率为200MSPS，设计工艺采用0.18μm标准CMOS工艺，电源电压1.8V。对整个流水线A/D转换器在模拟输入频率70MHz，采样频率200MSPS下，测试的SNR达到71.7dB，SFDR达到78.1dB。功耗小于300mW。也即本论文提出的无采样保持放大器模拟前端电路在保证系统性能的前提下，有效的降低了系统功耗，满足高速高精度A/D转换器的低功耗应用。