近阈值下时钟树设计包括拓扑设计和缓冲器插入。在近阈值下,由于晶体管延迟及其波动相比常电压显著增加,为了获得更高性能的时钟树,其拓扑设计通常采用对称时钟树结构。而缓冲器的插入设计成为进一步优化时钟树各项指标的关键。目前,相关课题的研究主流的做法是在限定了缓冲器尺寸的前提下,探索插入位置的最优解。而本文认为:限定缓冲器的尺寸后再做缓冲器限制了时钟树各个指标提升的空间,面向缓冲器库的联合优化缓冲器尺寸和缓冲器插入位置有望获得更好的时钟树设计结果。基于以上观点,本文实现了一种针对近阈值场景的缓冲器插入策略设计。在该策略设计中,本文首先利用对称时钟树生成算法获得不插缓冲器的初始拓扑,作为本文缓冲器插入策略的输入结构。在缓冲器插入阶段,本文将面向缓冲器库的缓冲器插入问题形式化为最小化时钟偏差波动的整数规划问题。在对该问题建模过程中,本文首先改进了对称时钟树偏差波动模型,通过引入缓冲器延迟/延迟波动的相关系数矩阵使得该模型可以应用于本文的缓冲器插入问题。然后,把时钟偏差波动作为缓冲器插入问题的优化指标,并通过遗传算法求解。最终,通过迭代,得到了缓冲器插入策略的最优解。最优解表示的是每条时钟路径上缓冲器的插入位置和缓冲器的尺寸。本文从opencores上选取4个设计作为基准电路,利用IC Compiler在SMIC 40nm工艺库环境下完成到布局的步骤。用本文提出的针对近阈值的缓冲器插入策略设计进行了实验,并通过spice仿真器获得了它们在0.6v下的时钟偏差的期望和方差。实验结果和相关课题及商业工具IC Compiler 2016.03的时钟树综合完成对比。结果显示:与商业工具相比,60))平均减少了21.69%,60))平均减少了7.7%,缓冲器面积减少了6%,功耗基本保持不变。互连线使用增加了106%。相比复现的DP-DME算法,60))平均减少了31.2%,60))增加了8%。整个流程的算法复杂度相比DP-DME有所增加,但在可接受范围内。