误码仪是在通信系统的性能测试以及故障诊断中必不可少的设备,它用于对通信系统的可靠性检测中,是检验数据传输质量的重要手段。传统的误码仪基于CPLD工作,结构复杂,价格昂贵,而且不方便携带,随着现代EDA设计技术的进步,越来越多的功能将由硬件设计师集中在单芯片上实现。文章分析了误码仪系统需求,制定出以FPGA为核心的星型结构的误码仪设计方案,提出采用FPGA来完成误码仪测试模块一体化设计,提高了系统功能扩展性和系统的集成度,使得各个功能模块均可得到详细至逻辑门级的设计和改动。本设计研究了传统误码仪的工作原理与结构,并利用VHDL语言在FPGA芯片上模拟实现了绝大部分的传统误码仪的功能。本设计主要分为误码仪硬件电路的设计和FPGA内部功能的VHDL软件设计两个部分,硬件设计主要是CPU和FPGA的外围电路设计以及它们之间的互联。软件设计主要是使用硬件编程语言VHDL编程,实现了传输速率在10／100／1000Mbps三种速率可调、9位,11位,15位,23位,31位五种序列长度伪随机码码型可选等误码仪主要功能。在误码仪的设计中采用以FPGA芯片为主的硬件设计,该单片FPGA芯片集测试码发送,接收,统计,计算等功能于一体,加以外部少量辅助电路即可完成整个误码仪的设计,因此误码仪的体积,重量,成本得到了很大的精简。文章最终完成了误码仪的系统的开发制作,包括误码仪硬件开发板的制作以及基于FPGA的误码仪内核逻辑的开发,可以完成基本的误码仪功能,整个硬件开发成本低廉,证明了基于FPGA的误码仪系统设计是可行且有效的。