随着信息技术的发展,电子系统在各行各业中均得到了广泛的应用,研究和掌握其处理核心CPU的设计技术成为当代科技的必然主题。　　 本文基于现代EDA技术,以Altera公司生产的StratixⅢ系列的型号为EP3SL34F1760C4的FPGA芯片作为目标器件,用Verilog HDL作为硬件描述语言完成一个通用16位CPU的设计和仿真测试。　　 在本文的各个阶段分别使用了相应的EDA设计工具-Altera公司的QuartusⅡ集成开发环境和Mentor Graphics公司的仿真工具Modelsim,分别进行各模块或整体系统的网表生成和仿真测试。　　 本文采用RISC指令系统进行通用16位CPU指令的设计,通过简化指令系统使CPU的结构更加简单合理,从而提高运算速度;同时采用RISC指令系统设计了常用的32条操作指令,基本能直接或间接地执行关于CPU的各项操作:并对组成通用CPU的常规模块进行设计和仿真;除了对常规模块的设计,本文还加入了整型乘除法和浮点运算专用模块,加入该专用模块的意义在于:能够提高乘除法运算和浮点运算的效率,同时减轻了CPU的运算负担,从而节省CPU时间。　　 本文的另一个内容是仿照IEEE754标准设计了16位浮点数的格式,并对此格式浮点数进行四则运算的设计和仿真,这样做是因为现实中自定义格式数的情况经常发生,直接用通用CPU进行处理必然会发生不可预想的错误,这时可以将特殊功能模块与CPU进行连接以达到对自定义数的专业处理。　　 本文的最后,将CPU的各个模块整合成CPU整机,针对不同的CPU功能,以所设计指令编写测试程序进行仿真测试,通过对测试结果的分析,证明了本文所设计CPU的有效性。