全数字调制技术是当前通信领域研究的一个热点问题。本文以实现2k~2.048Mbps传输速率的变码速率全数字QPSK调制器为目标,对全数字调制器结构、基带成形滤波、高倍可变内插以及基于FPGA的信号处理算法等问题进行了研究,编写了调制模块的VHDL程序,完成了软件环境下的验证调试,并设计实现了板级调试系统。论文研究的重点是基带成形算法和高倍可变内插因子的内插算法。首先从降低邻近码间干扰原则出发,讨论了基带成形的基本原理与升余弦滚降滤波器的时频特性,重点分析将理想的滚降波形g(t)数字化后对频谱的影响,并且根据系统指标,确定了各项参数,给出了具体的设计举例和仿真结果。在此基础上,针对成形滤波器的特点,研究了高效的查表结构和多相结构的硬件实现算法,并给出查表结构的ROM表数据。之后讨论了多速率信号处理的基本理论,比较了不同的内插算法,分析了半带滤波器和CIC内插滤波器的计算代价、时频性能,以及各自的抑制镜像特性。由于CIC滤波器的通带衰减较大,论文着重研究了CIC滤波器的频域补偿方法,比较了SCIC、级联二阶多项式和反辛格函数几种方案。结合不同内插算法的特点,采用CIC滤波器与半带滤波器级联的多级实现算法,并给出具体的设计举例和仿真结果。在以上研究的基础上,采用变码速率调制模块的结构与各模块的具体实现方案,着重讨论了变速率内插的多级实现问题,简要分析了此方案的优点,给出了RTL级的仿真结果,并将结果导入Matlab中,利用信号处理工具箱进行分析验证。