论文部分内容阅读
无线通信技术的进步带动了对高速高精度模数转换器的需求。与其他结构的模数转换器相比,流水线模数转换器更适合应用于高速高精度领域,并且随着通信系统复杂度的提高,其未来会朝着更高速更高精度的方向发展。然而,随着CMOS工艺的进步,模拟电路设计面临越来越多的挑战,成为制约模数转换器速度和精度提高的瓶颈。随着集成电路向片上系统(SOC)发展,利用数字电路校正和补偿模拟电路误差成为未来集成电路的设计趋势,在现有的数字辅助模拟的设计技术中,数字后台校正技术由于具有不中断模拟电路正常工作,能实时跟踪温度、电源电压变化的优势,成为未来流水线模数转换器的重要发展方向之一。本论文围绕流水线模数转换器数字后台校正技术,主要完成了以下研究工作:分析了限制流水线模数转换器速度和精度的电路非理想因素,并建立了电路误差的数学模型;回顾并讨论了现有校正技术的优缺点,阐述了数字后台校正技术的原理,分析了现有数字后台校正算法存在的问题;对影响数字后台校正精度的因素进行了深入研究,推导出伪随机序列幅度误差与模数转换器精度间的关系。本文提出了一种产生运算放大器输入共模参考电压的技术。运放输入共模参考电压由提供运放静态偏置的偏置电路产生,能保证运放输入管在不同的工艺角、温度和电源电压下始终工作在饱和区,省略了额外的输入共模参考电压驱动器,节省了芯片功耗和面积。采用该技术在0.18-μm CMOS工艺下实现了不带数字校正的12-bit 40-MS/s流水线模数转换器,测试表明,当采样率为40 MS/s时,输入19.1-MHz正弦信号,SNDR和SFDR分别大于67 dB和80 dB,功耗为76 mW。本文提出了双模式数字校正技术,模数转换器初始化模式下纠正伪随机序列幅度误差,工作模式下对级间增益误差进行后台校正。与现有文献相比,该算法减小了模拟电路复杂度,改善了校正算法性能,提高了模数转换器精度和良率。工作模式下采用低增益运放,大幅降低了设计难度,更符合CMOS工艺发展趋势。本文在12-bit 40-MS/s流水线模数转换器原型芯片上实现了双模式数字校正技术。正常工作时,模数转换器第1级采用直流增益仅为58 dB的单级套筒式运算放大器。测试表明,采用本文提出的校正技术,模数转换器INL最大值从4.75 LSB降低到0.65 LSB;在采样率为40 MS/s,输入信19.1 MHz正弦信号时,SNDR和SFDR分别达到66 dB和80 dB。