论文部分内容阅读
电子功能陶瓷是无源电子元件的核心材料,是电子信息技术的重要材料基础。随着电子信息技术日益小型化、智能化和高容量化发展,无源电子元件已经成为电子元器件技术的发展瓶颈,因此电子功能陶瓷及其加工制备技术逐渐成为阻碍电子信息技术发展的关键核心技术之一。其中,多层片式陶瓷电容器MLCC是一种广泛应用于各种电子产品的核心元器件之一。传统的钙钛矿结构铁电陶瓷材料和钛酸钡基晶界层电容器材料已经逐渐不能满足MLCC市场需求。提高介质材料的介电常数是获得高电容的一种直接有效方法。因此,为了满足电子元器件小型化和电容器高储能化的发展要求,开发设计新型温度稳定性和频率稳定性良好的高介电常数、低损耗无机电介质材料已经成为突破电子元器件“卡脖子”技术发展的一项重要研究课题。2000年,M.A.Subramanian等人率先报道了一种非铁电高介电常数（εr～104）钛酸铜钙（CaCu3Ti4O12,简称CCTO）基类钙钛矿陶瓷材料。该类相结构稳定,其介电常数在100-600 K的温度范围内可以保持良好的稳定性。但是该材料也存在介电损耗较高和偏压性能差,耐击穿电场较低的缺点,难以满足实际应用需求。钛酸铜镉（CdCu3Ti4O12,简称CdCTO）材料是一种与CCTO具有相类似结构的类钙钛矿陶瓷材料,最初却表现很差的介电性能（εr～409,tanδ～0.093,100 kHz）,这与 CCTO 材料的介电性能（εr～10286,tan δ～0.067,100 kHz）相差甚远。为什么具有相似晶体结构的不同的ACu3Ti4O12（简称ACTO）化合物却表现出如此差异大的介电行为?是否可以通过材料设计、制备技术改进以及离子基元修饰等手段可控获得CdCTO材料的高介电常数行为?实现ACTO类化合物高介电性能的一般原则是什么?本论文以设计新型介电常数高、损耗因子低、稳定性良好的CdCTO基材料为研究目标。采用不同合成技术并优化工艺制备高介电性能CdCTO介电陶瓷材料,系统探究材料制备技术、微结构和电性能的关联性,深入研究CdCTO材料高介电行为的物理机制;其次通过设计A位新型钛酸铜镉基介电材料并优化烧结工艺获得 Na1/3Cd1/3Bi1/3Cu3Ti4O12（简称 NCBCTO）和 Na1/3Cd1/3Y1/3Cu3Ti4O12（简称NCYCTO）高介电常数低介电损耗并阐述其高介电响应物理机制;最后采用A’位离子取代和晶界电阻设计思想、B位施受主单离子取代和介电增强双离子取代调控CdCTO材料介电性能,系统研究取代离子类型、含量和取代方式等对材料相结构、微观结构和宏观电性能的影响规律,阐述材料的介电增强和高介电响应机制。通过实验设计和研究以及理论分析和验证,主要得到以下创新性研究成果:1.采用不同合成技术成功制备高介电常数CdCTO材料,系统研究不同制备技术对材料介电性能的影响,提出材料合成反应机理并揭示材料巨介电性能产生的物理本源。（1）采用溶胶-凝胶技术成功制备CdCTO陶瓷材料（简称SG-CdCTO）。最佳溶胶-凝胶工艺为:CH3COOH体积百分比用量为5.0%;最佳前驱底物[Ti]浓度为0.5 mol/L;最佳水浴温度为60℃。SG-CdCTO材料在650 ℃预烧温度保温10小时和1000℃烧结保温15小时下晶粒均匀,晶界清晰,气孔少,显示优异的介电性能:1 kHz时,εr～1.65 × 104,tan δ～0.03;良好的温度稳定性:-55℃到150℃温度范围内,温度稳定性系数为-13.9%～1.20%（1 kHz）和-9.10%～3.92%（10 kHz）。（2）采用传统固相技术成功制备CdCTO陶瓷材料（简称SS-CdCTO）,并系统对比SG-CdCTO和SS-CdCTO前驱粉体和陶瓷的相结构、微观结构和电学性能等行为。溶胶-凝胶技术获得的粉体具有较高的化学活性,使晶体具有较高的生长动力;SG-CdCTO的相形成温度至少比SS-CdCTO的相形成温度低50-70℃。SG-CdCTO材料显示更为均匀致密的微观结构,表现较高的介电常数和较低的介电损耗行为以及较好的频率/温度稳定性。（3）CdCTO材料的巨介电行为可以采用IBLC内部阻挡层理论解释。材料的半导化晶粒主要是Ti4+和Ti3+之间电子跳跃所产生的;晶界活化能显示材料绝缘晶界主要与晶界处富铜相的出现密切相关。2.通过A位新材料组成设计,成功制备高介电常数NCBCTO/NCYCTO材料,系统探索其介电弛豫和极化行为,提出ACTO类材料高介电常数获取的一般原则。采用传统固相制备技术开展A位新型CdCTO材料（NCBCTO/NCYCTO）研究工作。NCBCTO材料在最佳烧结工艺下介电性能:1 kHz时,εr～1.5×104,tan δ～0.04。NCYCTO材料在最佳烧结工艺下介电性能:1 kHz时,εr～3.8 × 104,tan δ～0.065。两种材料在-180℃～500 ℃范围都主要显示三种介电异常行为,分别描述为晶粒贡献、界面效应和氧空位二次电离贡献。另外NCYCTO材料在300℃以上介电损耗中出现的额外介电异常行为可以描述为氧空位从静态无序到动态无序分布的转变行为。晶界电导及弛豫行为研究表明NCBCTO和NCYCTO材料的晶界势垒高度分别约为0.66～0.70 eV和0.70～0.77 eV,晶界弛豫/电导活化能与高温下氧空位的二次电离密切相关。3.通过A’位组分设计高电阻CdCTO基材料,调控材料晶界/晶粒成分和介电行为,系统探究材料温度稳定性与介电弛豫关系以及材料晶界电阻与电性能关联性,进一步证明CdCTO材料半导晶粒和绝缘晶界响应机制。系统研究Al3+、Mg2+和Zn2+三种不同离子取代对CdCTO材料相结构、微观结构以及电学性能的影响。三种不同离子均可以有效调控材料的介电行为,尤其适当的Zn2+离子取代可以有效改善材料的低频介电损耗,低频介电损耗的降低主要与材料晶界性能密切相关,取代材料在基体晶格中形成高电阻的金属-氧局部环境,替代低阻的[CuO4]环境,以提高陶瓷的晶界电阻,达到减小介质损耗正切的目的。Al3+、Mg2+和Zn2+离子取代CdCTO材料的低温介电性能研究表明,可以通过调控CdMxCu3-xTi4O12材料不同温区的弛豫行为来有效改善材料的温度稳定性;Zn2+离子取代不仅成功降低材料的低频介电损耗,同时还一定程度上提高材料的热稳定性。4.通过B位单离子基元取代构建细化晶粒CdCTO基材料,调控材料电阻性能,优化材料介电性能,阐明材料高介电行为尤其低介电损耗与电阻性能的关联性。系统研究不同单离子取代CdCTO材料介电增强与高介电响应机制。In3+、Sn4+、Ta5+离子取代 CdCu3Ti3.95M0.05O12材料的低频介电损耗明显改善,而CdCu3Ti3.95W0.05O12材料低频介电损耗明显增大,这主要与材料晶界电性能密切相关。其中,1 kHz下CdCu3Ti3.95Ta0.05O12材料的介电性能较为优异,介电常数εr～2.4× 104,介电损耗tanδ～0.064。In3+、Ta5+、W6+离子取代 CdCu3Ti3.95M0.05O12 材料的温度稳定性明显变好,尤其是更高温度区域。In3+、Sn4+、Ta5+离子取代CdCu3Ti3.95M0.05O12材料晶粒尺寸明显减小,显示更高的ln σgb-1000/T晶界活化能,表明材料晶界传导行为变得困难,这也是材料低频介电损耗降低的主要原因。5.通过介电增强和B位双离子材料设计构筑高性能CdCTO基材料,系统研究取代离子对材料晶粒尺寸、电阻性能以及介电性能的影响,揭示不同双离子取代引起材料介电性能变化的响应机制。采用传统固相合成技术成功制备双离子取代 CdCu3Ti3.9875（Ag+/Zn2+/Al3+/In3++Ta5+/W6+）0.0125O12 介电陶瓷材料,双离子取代样品平均晶粒尺寸明显减小,主要与取代离子半径密切相关,晶格应变能ΔGstrain增大,材料晶界处形成溶质拽拉机制,降低烧结过程中的迁移驱动力,降低晶界迁移率,有效抑制晶粒生长,最终样品显示较小的晶粒尺寸;取代材料低频介电损耗明显降低,主要与材料的晶界电阻增大密切相关,晶界电阻的增大主要是材料中晶界体积分数的提高引起的;施主Ⅴ价Ta5+双离子取代材料室温附近A2介电弛豫活化能明显降低,表明双离子取代材料的宏观界面效应减小,对应表现材料的温度稳定性提高,晶界电阻率激活能和材料直流电导率活化能均表现增大行为,表明施主Ⅴ价Ta5+双离子取代材料晶界势垒高度增加,晶界传导行为变得困难。施主Ⅵ价W6+双离子取代材料表现低温较低电导率、高温较高电导率、低温介电弛豫峰Al向高温区域移动以及材料高温区域热稳定性提高,材料中可能存在类似于WTi‥-2Ti`Ti/2Cu`Cu和2In`Ti-V（?）的缺陷复合体。