1993年C.Berrou等人最先提出了Turbo码,它是并行级联递归系统卷积码的简称。它的编码端是由两个或更多个卷积码并行级联构成,译码端则采用一种基于软判决信息输入/输出的反馈迭代结构。由于Turbo 码在接近Shannon 极限的低信噪比下仍然能够获得较低的误码率,所以在近几年已成为编码理论界研究的热门领域,在第三代移动通信系统的开发中,Turbo 码被普遍认为是高速数据信道的纠错编码方式。现在人们对Turbo 码的主要研究包括编码器、交织器的设计及软输入、软输出迭代译码的算法。本文主要研究了Turbo 码编译码算法中的关键问题,完成了Turbo 码编码器的硬件实现。首先介绍了Turbo 码产生的背景、研究现状及发展趋势。其次,介绍了一些必须的基础理论知识,在此基础上对Turbo 码原理和结构进行介绍,并对不同参数对Turbo码性能的影响进行仿真,得到了一些结论。仿真过程中,采用了一些方法来改善Turbo码的误比特率性能:编码器部分利用交织与删余的综合设计,使每个信息位都有对应的校验位输入信道,起到了等保护的作用;译码部分采用线性近似与门限近似相结合的方法对Log-MAP 算法进行改善,在对性能影响不大的情况下,显著降低复杂性;SOVA算法中采用帧尾加长处理的方法充分利用了每帧最后δ位信息。为了加速Turbo 码译码的实现,对MAP 类算法采用了分段译码的方法减小了译码等待延时,同时采用了一种基于外信息统计值的停止准则,以降低迭代次数为条件减小了译码迭代延时。最后,利用VHDL 语言在可编程逻辑器件上完成了Turbo 码编码器的设计。然而,到目前为止,对Turbo 码的研究还不算很完善,尤其是在实际应用中还有很多问题有待解决。但是Turbo 码的优异性能是不能否定的,它有非常广阔的应用前景。