论文部分内容阅读
为了解决现有基站数目多、开销大的问题,中科院计算所提出了基于LTE（Long Term Evolution）系统的“超级基站”新型集中式架构。LTE是3GPP(3rd Generation Partnership Project)提出的新的无线技术,作为从3G迈向4G的过渡。R8版本的LTE系统在20MHz带宽下的上、下行峰值速率分别为50Mbit/s和100Mbit/s,这就对基带链路的处理效率提出了更高的要求。在此背景下,TI（Texas Instruments）公司发布的TMS320TCI6618DSP作为一款采用新型KeyStone架构的多核DSP（Digital Signal Processor）,专门用以应对LTE设计挑战。本文主要研究如何依托多核DSP平台,对LTE基带链路中的基带接收部分进行分析和优化,以满足LTE系统时延要求,促进“超级基站”项目进展。首先从硬件架构和软件编程方面对6618DSP进行了说明和介绍,同时概述了上行物理层的关键技术以及物理信道和信号,并且介绍了基带接收链路的重要组成部分-PUSCH（Physical Uplink Shared Channel）接收处理流程。然后,总结了多种模块优化方法,包括VLIW（Very Long Instruction Word）和SIMD（Single Instruction Multiple Data）混合结构法、EDMA3(3rd Enhanced Direct Memory Access)快速数据搬移法、硬件加速器、“空间换时间”的查表法等。接着,对PUSCH接收链路的各模块进行原理分析并综合运用上述优化方法,对包括信道估计和均衡、软解调、解加扰、解复用和交织、解速率匹配、Turbo译码、CRC（Cyclical Redundancy Check）校验在内的诸多模块进行了优化。优化后各模块处理性能均有较大提升,但是链路整体性能仍然不达标。最后,通过分析PUSCH接收链路的并行化可行性,知其可以不同量级进行任务划分,实现多核并行。通过分析并选择合适的任务划分方法、并行结构搭建了PUSCH接收链路的多核并行结构。在多核并行结构的基础上,结合EDMA3、TCP3d(3rd Trubo Decoder Coprocessor)等硬件单元,搭建了链路并行结构。从多方面对PUSCH链路性能进行评估,知其达到了较好的处理性能。本文的研究成果大幅提高了LTE基带接收链路的信号处理效率,降低了基站成本,为多通信制式的“超级基站”项目研发作出了贡献,加快了项目进展,对其它的LTE系统应用也有良好的指导意义。