随着通信、计算机和多媒体等数字技术的高速发展，数字信息已经深入到人们生活与工作中的方方面面，然而在大多数时候我们需要的是能够直观地感受或观察到的模拟信息，所以这两者之间的相互转换是十分必要的，而作为转换工作中的核心部分，DAC的重要性自然是不言而喻的，它必然会受到集成电路设计人员越来越多的关注与研究，其中基于SoC的CMOS DAC由于面积和功耗上的要求更是成为了IC设计领域中最具有挑战性的课题之一。本论文基于SIMC0.13μm1P6M标准CMOS工艺，设计了一种分辨率为11位，最大采样率为80MSPS的分段式电流舵DAC，具有I、Q双通道，应用于无线通信SoC的模拟前端中。该DAC采用“6+5”的分段结构，高6位为温度计编码，低5位为二进制编码，使用双电源供电（模拟3.3V，数字1.2V），满量程输出电流为5mA，由模拟与数字两部分构成，两个通道的IP总面积为960*740μm~2，总功耗为60mW。模拟部分中，电流源采用了PMOS的cascode结构以提高输出阻抗，电流源的参考电流由内置的带隙基准源提供，开关采用了差分的形式以得到差分的输出并确保电流通路始终存在，开关管的输出端接了减小时钟馈通效应的伪管。数字部分中，译码器采用行列译码的方式，用两个3-7译码器实现了6-63译码的功能，锁存器同时具有开关驱动与降低开关控制信号交叉点的作用。整个设计思路参照商用模拟IP的设计模式，在满足性能要求的前提下尽量使面积小、功耗低。对DAC电路的设计与仿真需要用到Cadence Spectre、Hspice与Matlab等软件，然后再利用Cadence Virtuoso与Calibre进行DAC版图的设计与验证。本次设计已通过了MPW流片验证，拿到了芯片实物并用CadenceAllegro设计了DAC芯片的测试PCB，芯片的实测结果为：INL是±0.5LSB，DNL是±0.3LSB，正弦输入信号为1MHz与10MHz时差分输出的SFDR分别为61dB和57dB，说明本论文设计出的DAC芯片能够满足无线通信中的应用要求。