超高频射频识别(UHF RFID)的巨大市场潜力推动了阅读器(Reader)和标签(Tag)的研究和开发。频率合成器是阅读器中最关键的部分，随着CMOS工艺的不断发展，频率合成器的单片集成已经成为可能。 本文从UHF RFID的协议及频谱规范出发，系统地论述了阅读器中Delta-Sigma Fractional-N频率合成器的理论和实现，并且创新性地研究了频率合成器中的许多关键技术。 首先，根据UHF RFID阅读器中发射机的频谱特性和接收机的链路特征，本文系统地分析了阅读器中频率合成器的设计指标，并通过仿真模型验证了指标的正确性。 第二，基于阅读器的射频参数和频率合成器的设计指标，本文系统地分析了频率合成器的环路参数和噪声特性，保证所设计的环路指标能够满足锁相环频率合成器的噪声要求，在噪声合格前提下，设计出环路中的关键电路指标，包括环路带宽、VCO增益、电荷泵电流、分频比及滤波器参数等。 第三，设计出高Q值的锥形差分电感，从根本上改善VCO的相位噪声特性。锥形差分电感不但提高谐振网络的品质因素，改善相位噪声性能，并且有效地降低了芯片的面积。 第四，提出对称噪声滤波方案，并将其运用到压控振荡器的设计中，有效地解决了N/PMOS互补交叉耦合型(Complement Cross-Couple)VCO中电流源和电源中的噪声混频问题，芯片验证表明该措施效果明显。 第五，基于误差反馈型Delta-Sigma调节器，本文提出系数重配置方案，灵活动态地配置反馈回路中的系数，在环路参数变化时能相应地改变零点位置，增加芯片的可靠性和流片的一次成功率。 第六，提出基于同步补偿的压控振荡器增益线性化方案，解决由于频率调节而引起的增益变化问题，提高了环路的稳定性。 最后，基于频率合成器的设计指标，首次设计出应用于UHF RFID阅读器系统的Delta-Sigma Fractional-N频率合成器，流片测试表明芯片的主要指标都满足阅读器系统的要求，该设计为进一步的研究工作打下坚实的基础。