随着半导体器件尺寸的进一步缩小,芯片的集成度不断提高。但同时,传统的电路单元-金属氧化物半导体场效应晶体管（MOSFET:Metal-Oxide-Semiconductor Field-Effect Transistor）的亚阈值摆幅（SS:Subthreshold Swing）极限问题愈加严重。由于MOSFET依赖于扩散-漂移原理进行工作,室温下其SS无法突破60 m V/decade。因而在等比例缩小的规则下,阈值电压的降低会引起较高的关态电流,最终导致较高的器件功耗。在各种解决方案中,隧穿场效应晶体管（TFET:Tunneling Field-Effect Transistor）受到众多研究者的青睐。TFET器件通过隧穿的方式提供源漏电流,因而在理论上,其转移特性几乎不受温度的影响。在室温下,TFET的SS可以突破60m V/decade。此外,相比于MOSFET,TFET有着更低的关态电流。而且,TFET器件的制作工艺也基本兼容于当下成熟的互补金属氧化物半导体（CMOS:Complementary Metal Oxide Semiconductor）工艺技术,研究者们不必耗费大量的时间去研究新的工艺。因而,TFET成为最有前景的代替MOSFET的器件之一。然而,TFET器件也有自身的问题亟需解决,比如开态电流较小,双极效应以及陷阱问题等。研究者们提出了很多方案,以提高TFET的开启电流,并抑制双极效应,而陷阱问题则鲜有人涉及。本文主要针对L型隧穿场效应晶体管（L-TFET）进行有关陷阱效应方面的研究,并提出新的器件结构。本文的研究内容主要包括以下四个方面:1)从陷阱的空间位置和浓度,外界温度以及掺杂函数四个方面,讨论陷阱辅助隧穿（TAT:Trap Assisted Tunneling）对于L-TFET器件的影响。处于半导体禁带中的陷阱会成为复合中心,为载流子的隧穿提供跳板,形成TAT电流,最终使得TFET的转移特性发生退化。而TAT的机制与陷阱的空间位置和浓度,外界温度以及掺杂函数均有关系。仿真结果表明,位于隧穿路径上的陷阱会大幅退化器件的亚阈值摆幅,而位于氧化层界面处的陷阱则会退化器件的关态电流。当陷阱浓度低于10¹⁰cm^-3时,器件受到陷阱的影响较小。此外,较低的温度和较高的掺杂梯度都有利于抑制TAT效应。2)从直流、交流、线性度和瞬态响应四个方面,讨论了界面陷阱电荷（ITC:Interface Trap Charge）对于L-TFET器件性能的影响,并提出了对应的处理方案。陷阱在吸收或者释放电子之后,会表现出一定的电性,从而影响附近的电场。对于L-TFET器件来说,源区附近氧化层上的陷阱会对器件的性能稳定性产生较大的影响。而异质栅介质结构被证明可以有效地抑制ITC效应。其原理在于高κ栅介质的存在提高了隧穿结附近的电场强度,这相当于降低了ITC引起的电场扰动,从而保证了器件的稳定性。3)提出了一种新型的具有隧穿栅结构的L型无掺杂（DL:Dopingless）隧穿场效应晶体管（LDL-TFET）。LDL-TFET采用电学掺杂代替物理掺杂,从而降低了半导体材料中的陷阱浓度。除此之外,LDL-TFET采用了异质栅介质结构,有效地抑制了ITC效应对于器件稳定性的影响。而隧穿栅结构的存在,则进一步提高了LDL-TFET的直流和交流等方面的性能。4)提出了一种提升源区（RS:Raised Source）-沉降漏区（RD:Recessed Drain）的无掺杂隧穿场效应晶体管（RSRD-DL-TFET）。其同样采用电学掺杂和同质结的结构,降低了陷阱的浓度。通过采用源区提升的结构,RSRD-DL-TFET可以实现线性隧穿,从而提高开态电流。而漏区的沉降结构则加大了漏区/沟道区的隧穿距离,有效地抑制了双极效应,降低了器件的功耗。