碳化硅(SiC)器件同硅(Si)器件相比,具有高压、高温、高频的优良特性。SiC器件的优良性能使其在智能电网、航空航天、电力牵引等领域得到广泛应用。SiC器件的动态特性对其模型建立、功耗评估、结温预测、热设计有着重要意义,进一步影响着电力电子装置的性能。由于换流回路中杂散电感的存在,SiC器件在开关瞬态承受非理想的电气应力,这严重影响测试的可靠性与准确性。叠层母排是减小换流回路杂散电感的有效手段。而电容作为平台的重要元件,连接电容和其他组件的叠层母排杂散电感是换流回路杂散电感的重要组成部分。因此,如何有效地减小叠层母排的杂散电感是SiC器件动态特性测试的关键问题。随着SiC器件电压和功率等级的不断提升,电容需要通过串并联组合来满足测试需求,这增加了母排的设计难度。本文以高压大功率SiC器件动态特性测试平台的母排为研究对象,对适用于多电容串并联拓扑的叠层母排低感设计开展了研究。首先,分析了杂散电感对SiC器件动态特性的影响,以及叠层母排具有低感特性的电磁机理。并且从增大母排层间电流路径的对称性和母排层的耦合程度角度出发,分析了电容布局和连接端位置对母排杂散电感的影响,提出一种适用于多电容串并联拓扑的叠层母排设计方法。该方法通过构造反向的电流路径改善了母排层间的耦合程度,从而大幅降低了叠层母排的杂散电感。此外,这种母排的结构紧凑,空间利用率高。其次,为验证本文所提设计方法的有效性,通过有限元分析软件仿真和阻抗分析仪实测的办法提取了不同母排结构的杂散电感。此外,搭建了400V/20A的SiC器件开关特性测试平台,通过采用了不同母排结构设计的测试平台获得了相应的器件关断电压特性。仿真及实验结果表明本文提出的设计方法能够有效降低叠层母排的杂散电感,并对器件的关断电压尖峰有良好的抑制作用。最后,针对高压大功率SiC器件开关特性测试系统,运用本文提出的母排设计方法,结合母排的绝缘需求,设计了同时满足低杂散电感与高绝缘要求的叠层母排结构。将系统的直流支撑电容、充放电电路、均压电路和缓冲电路通过母排互联,设计了一体化的结构。