静电放电（Electronic-Static Discharge， ESD）是IC（Integrate Circuit）生产制造过程中非常普遍的现象，因而ESD保护电路也是集成电路设计的重要部分，它直接影响IC的性能和使用寿命。现在ESD防护面临着更大的挑战，不但需要满足ESD防护的等级，还需要考虑ESD防护网络和核心电路之间的相互作用。本文对集成电路的ESD防护技术进行了研究。本文主要分为五个部分：第一部分是前言，介绍了本文的研究背景及意义，同时介绍了有关集成电路（IC）的ESD防护技术国内外的研究现状；第二部分对ESD的原理和ESD的防护器件进行了论述，分别介绍了ESD的成因、ESD的失效模式及失效机理，ESD的四种基本模型，并对ESD基本防护器件进行了一定的分析；第三部分是基于SCR的集成电路的静电防护技术，在本章主要分析了SCR的工作原理，然后介绍了SCR器件的改进措施，最后对对称式SCR防护器件研究与测试验证。第四部分是全芯片的防护设计，主要分析了内部电路异常损伤问题，然后给出了Power Clamp电路的防护设计，并从RC触发的ESD防护结构及二极管串的Power Clamp电路两个方面进行了阐述，并重点分析了RC触发的ESD防护结构。第五部分是全芯片ESD测试，对ESD判断标准进行了简要分析，在此基础上对ESD的测试结果进行对比和分析。最后对本章进行了小结。第六部分是总结与展望，提出了本文的不足和未来研究的方向。