随着集成电路技术的高速发展,锁相环电路得到了越来越多的关注,目前在超大规模集成电路及片上系统中扮演着不可或缺的角色。其中,电荷泵锁相环因其具有低功耗、锁定相差小、低抖动和捕获范围大等优点而成为当前锁相环设计的主流。文章从锁相环的理论研究入手,建立了环路的线性和非线性模型,对锁相环的动态特性、跟踪特性、捕获时间、稳定性等各项参数指标进行了详细的研究与分析。对于电荷泵锁相环,采取了自顶向下的设计方法,从系统级开始研究其模型和指标,逐步过渡到晶体管级的模块的设计与仿真。最终设计了一款电荷泵锁相环,电源电压为3V时工作频率范围为25-58MHz,电源电压为5V时工作频率范围为43-100MHz,振荡器的相位噪声为-98.5dBc/Hz@1MHz。电路结构在进行了充分的比较分析之后选择了高速的预充电式鉴频鉴相器,可消除电荷共享和时钟馈通的电荷泵,具有消除电压纹波效果的低通滤波器,特别是采用了五级差分环形振荡器,大大抑制了电源和衬底噪声的干扰,从而得到了增益线性度高的输出波形。最后,针对数模混合集成电路设计的复杂性,综合数模混合版图设计所需遵循的一般性原则和本电路各模块的特殊要求,进行了版图设计。本文电路采用Cadence Spectre工具,在CSMC CMOS 0.5μm1P2M的模型库下进行了仿真,并使用Cadence Virtuoso工具完成了版图设计。仿真结果表明,该电荷泵锁相环各个模块以及整体环路的设计均达到了设计指标要求。