随着功率集成电路应用领域的不断扩大，BCD工艺所受到的关注日益增加。BCD工艺用于单片集成工艺，其设计过程中除涉及包括高压和低压的Bipolar、CMOS、DMOS、二极管等有源器件，还会涉及各类电容电阻等多种器件。因此，不同于分立器件制造工艺，BCD工艺需对单片集成的各类器件综合考虑，在具体的设计制造当中，需兼顾各类器件的制造工艺及参数。同时，在实际工艺制造中，该工艺需在符合设计要求的前提下尽量减少掩模板的数量，从而提高集成电路产品的性价比。而在研发设计中，相对于低压CMOS部分，高压DMOS更具挑战性和实际意义。与晶体管相比，LDMOS(横向扩散金属氧化物半导体)在关键的器件特性方面，如增益、线性度、开关性能、散热性能以及减少级数等方面具有明显优势，且更易与CMOS工艺兼容。并且，高压LDMOS满足耐高压、实现功率控制等方面的要求，因此常用于高压功率集成电路，如射频功率电路。LDMOS的击穿电压和导通电阻是器件设计者考虑的关键因素，也是设计中难以逾越的障碍，因为传统的LDMOS结构无法突破这二者之间的折中矛盾。因此，为了进一步提高器件性能，必须寻找新的器件结构和优化技术来降低甚至消除这种折中矛盾，控制设计中的风险。　　 本文就BCD工艺中的LDNMOS器件的设计和优化进行研究。研究结果不仅结合了BCD工艺与LDMOS的优势，而且有效解决了击穿电压和导通电阻这二者间的矛盾。特点是在集成工艺中使用了金属场板结构，而这种结构通常多用于600V以上的分立器件中。在集成工艺中引入此种结构，可在获得高击穿电压的同时，保持导通电阻基本不变。　　 本文基于标准的0.35μm BCD工艺，运用美国Synopsys公司的工艺与器件模拟软件Synopsys Tcad Sentaurus，在改变部分关键尺寸及工艺参数的条件下，进行器件工艺过程的模拟。同时，对于其击穿电压和导通电阻等性能参数进行仿真计算，结合实验测试结果，进行数据分析，对现有的高压60V LDNMOS进行设计与优化并最终确定器件结构。另外，为了提高高压器件的应用范围，本文尝试运用降低器件表面电场、调整场极板及漂移区线性掺杂等当今成熟的LDMOS器件优化技术，在高压60v器件基础上提高其击穿电压。整个优化过程通过器件尺寸的微调及简单的结构变化来实现，从而在获得良好器件性能的同时，降低了生产成本。　　 最终实际流片测试结果表明，所有器件指标均达到了预期目标，很好地达到了设计与优化的目的。