论文部分内容阅读
低密度奇偶校验码（Low Density Parity Check Code,LDPC）是一种基于稀疏校验矩阵的线性分组码。作为一种信道编码，它的误码性能逼近香农限，具有更好的纠错性能，结构灵活，译码复杂度较低。随着LDPC码的算法理论的不断更新完善，该码的优势愈加明显，使其广泛应用于水声通信、光纤通信、深空通信和卫星等不同领域。 当前LDPC码的研究多数是在AWGN信道和BSC信道的前提下进行的，且主要集中在二元LDPC码范围内。而在实际应用过程中往往遇到更复杂的非高斯信道模型。在相同参数范围内，多元LDPC码的Tanner图更加稀疏，纠错性能更佳。针对上述问题，本文对Rayleigh信道中多元LDPC码译码的各项性能进行研究分析，并利用FPGA设计实现了瑞利信道中的多元LDPC译码器。这为LDPC码的硬件实现方面提供了更多可能性。 综上所述，本文主要工作如下： 1.在理解已有二元LDPC码理论基础上，进一步描述多元LDPC码的基本原理，包括其表示形式、码的构造、编码方法以及典型译码算法。运用MATLAB仿真，在译码性能方面与二元LDPC码作对比分析。 2.介绍瑞利衰落信道的基本模型，研究分析了将多元LDPC码应用到瑞利信道中的具体方案。利用MATLAB仿真，分别分析比对：1）二元与多元LDPC码在瑞利信道中的译码性能2）多元LDPC码在AWGN信道和Rayleigh信道中的译码性能3）多元LDPC码基于参数不同的瑞利信道的译码性能4）基于适当参数的同一瑞利信道下，多元LDPC码不同译码算法的译码性能。通过对比对结果进行分析探讨，得出最优方案。 3.采用Verilog HDL硬件描述语言，在FPGA硬件平台上设计了瑞利信道多元LDPC译码器，编写了各个模块，具体研究了译码方案中的变量节点与校验节点处理及译码结果。通过Modelsim-Altera10.3和QuartusII得出时序仿真图，从而验证了设计方案的合理性与优越性。 4.总结本文研究工作的成果与不足，展望其未来发展趋势以及研究方向。