随着航空航天科技的发展，高分辨率和高速相机载荷被越来越广泛的应用于国防、科学和探测等各个领域。大量的图像数据与传输、存储之间的矛盾越来越突出，因此，采用高速高效与高质量的图像与视频压缩成为必然的选择。论文主要围绕航空、航天等飞行器数码相机载荷的图像压缩问题，对基于离散余弦变换的JPEG及M-JPEG图像压缩和基于小波变换的CCSDS图像压缩的原理和系统设计进行了研究。论文首先从实际应用出发，讨论了高分辨率图像压缩前的图像增强问题。在对图像增强算法研究的基础上，提出了一种适合高分辨率图像的自适应图像增强方法和一种结合JPEG压缩过程的压缩域图像增强方法。两种图像增强方法都具有较好的效果和较低的复杂度，适合在FPGA硬件上实现。论文也对在FPGA上的实现的方法进行了论述。实验结果表明增强后的图像能更好的满足计算机视觉和人眼的需求。接着论文讨论了基于FPGA的JPEG编码器的设计。根据算法的原理和系统设计指标，结合硬件实现高速实时高分辨率JPEG图像压缩单元的特点，研究了图像压缩处理器的设计原理和实现方法，提出了一种新颖的JPEG图像压缩编码处理器，保证了实时性的要求，更有效的利用了硬件资源。对FPGA实现的JPEG图像压缩处理器的功能和性能进行了验证，并给出了测试结果。设计的JPEG压缩编码器功能正常，压缩质量与软件压缩质量相当，能够压缩最高分辨率为64K×64K的灰度图像，压缩一帧8176×6132的高分辨率图像的时间约为0.5秒，能够很好的满足高速图像压缩的指标要求。论文还对高速M-JPEG压缩进行了研究。在JPEG图像压缩编码器的基础上，开发出了M-JPEG压缩系统，实现对640×480@100fps的序列图像压缩。结果表明系统能实时完成视频图像序列的压缩。并且系统的最高数据吞吐率达到了103Mpixel/s，具备完成更高分辨率或更高帧频的M-JPEG压缩的能力。CCSDS图像压缩标准是一种针对航天应用的基于小波变换的图像压缩算法，论文对CCSDS编码系统的基本理论进行了深入研究，利用C语言对算法进行了仿真。在提升小波变换结构的基础上，提出了一种基于FPGA的改进的并行3级2-D整数9/7小波变换实现结构。实现了行、列变换的并行运算，同时对于3级小波变换，也采用了流水线结构，减少了存储器的使用量和对其访问造成的时间延迟，提高了变换速度。通过与JPEG2000进行比较，对CCSDS图像压缩编码性能进行了分析，结果表明，CCSDS图像压缩算法以较低的编码复杂度达到了与JPEG2000相近的压缩质量。最后，论文结合某高分辨率航空数码相机的设计，介绍了系统的整体结构，论述了电子学系统的组成，对其图像压缩系统的结构原理和接口设计进行了详细介绍。在此基础上，讨论了图像处理器图像采集接口、SDRAM接口和图像传输接口等的设计以及仿真验证。以此为图像压缩处理器设计中各算法和原理结构实现的硬件平台，使原理能够结合实际得到很好的验证。论文采用Altera公司的QuartusII开发平台，在其StratixII系列FPGAEP2S30F672I4上完成了高分辨率图像JPEG压缩处理器以及CCSDS图像压缩处理器的小波变换。还采用了Xilinx公司ISE9.1开发平台，在Virtex4系列FPGAXC4VLX40F668C10上进行了高速M-JPEG图像压缩处理器的设计。