随着集成电路集成度的提高,其横向和纵向尺寸不断减小。对于采用深亚微米工艺的下一代集成电路,其纵向结深应小于0.1微米,这要求进行超浅结形成及其工艺模拟方面的研究。在集成电路制造过程中,p-n结一般是通过热退火激活离子注入杂质来形成的。由于有所谓增速扩散的存在,即在热退火的最初阶段,离子注入杂质的扩散速度是正常值的数千倍,要形成结深小于0.1微米的p-n结是很困难的,因为最初的快速扩散即可使结深超过0.1微米。要得到下一代集成电路用的超浅结,还需获得高浓度的活性杂质。而在集成电路制造过程中,为了得到浅结,常使用低温热退火,但这容易降低离子注入杂质的激活率。本文主要研究了杂质原子与离子注入缺陷的互相作用,解释了在热退火激活后,有效杂质浓度大大低于注入杂质浓度的现象。杂质原子与离子注入缺陷的互相作用是一个复杂的过程,多种作用机制并存,实验数据分析较为困难。为避开这种困难,我们研究了最简单的情况,即在均匀掺杂的P型衬底上用硅离子自注入来产生缺陷,这样可克服由于注入杂质分布不均匀造成的数据分析困难。通过对试验结果的比较和分析,我们发现杂质原子析出到离子注入所引起的缺陷,从而导致离子注入杂质激活率降低。为降低集成电路的研发成本,减少试投片次数,需要对集成电路工艺进行模拟。而现有的工艺模拟程序不适用于超浅结工艺模拟,必需进行改进。因此,本文在研究结果的基础上建立了一个硼析出到Rp缺陷上的模型,利用计算机模拟分析了杂质硼与退火过程中产生的Rp缺陷之间的相互作用,研究了硼原子的析出机理,解释了退火过程中出现的低于固溶度的非活性硼峰,得到了一组能够使模拟与实验结果较好吻合的拟和参数。尽管模型简单,它却能够再现不同退火时间硼的扩散分布,为超浅结工艺模拟提供了新思路。