为了满足捷联导航计算机高精度、低成本、低功耗和小型化的要求，本文进行了基于DSP和FPGA的捷联导航计算机研究。论文首先根据捷联导航计算机应用要求，提出了基于DSP和FPGA的捷联导航计算机系统方案。该方案是以DSP作为处理器，由FPGA实现输入输出等外围接口，完成对IMU信号的采集和缓存、串行口的扩展等功能；DSP通过EMIF接口实现和FPGA通信，基础上设计完成了系统的硬件原理图。然后论文重点进行了采用FPGA实现ADC采样控制器、FIFO缓存、异步串行通讯接口的设计，并对各功能模块进行了时序仿真验证。论文中所有接口设计使用Verilog语言设计。其次，利用TI公司的DSP集成开发环境和DSP/BIOS准实时操作系统开发多任务系统软件的具体方案。本文引入DSP/BIOS实时操作系统提供的多任务机制，将采集处理按照功能划分三个相对独立的任务，这些任务在DSP/BIOS的调度下，按照用户指定的优先级运行，大大提高系统的工作效率。然后完成了自动加载程序的设计和使用。最后，对导航计算机系统进行了联合调试工作，并对各个模块进行了详细的功能测试与验证，完成了捷联导航计算机系统的制作。高速浮点DSP作为导航处理器，FPGA作为外设接口单元，使DSP专注于复杂的导航解算，提高了系统效率和速度。Verilog语言描述的设计模块作为IP核可重用，修改升级灵活。同时，硬件实现带有缓存的高速ADC信号采集控制具有不占用CPU资源、运行速度快的特点。FPGA可重新编程、Verilog模块可重用，因此用FPGA设计接口电路灵活方便，升级容易。用高速度、小体积、低功耗、低成本的DSP和FPGA设计导航计算机适应了其微型化、高性能、低成本、低功耗的发展方向。