在B3G项目(国家“863”FuTURE计划)中，电子科技大学负责下行链路设计，主要是基于现场可编程门阵列(FPGA)进行开发。B3G项目需要开发专用的调试工具(B3G测试平台)将各模块计算产生的大量数据传输到计算机上，再通过仿真链路来验证模块的设计。B3G测试平台还提供了误码率测试的功能。 B3G测试平台的硬件是基于内嵌PowerPCTM405硬核的FPGA进行开发。在PowerPCTM405的外围总线上开发了串口控制器、B3G测试工具、双倍数据流(DDR)内存控制器、中断控制器等外设；整个系统还需要时钟、辅助逻辑等模块；为了方便B3G测试平台的调试，将ChipScopeTM核也嵌入到了平台中。 串口控制器实现了兼容RS232C协议的串口异步发送和接收数据的功能，它是PowerPCTM405和计算机进行通信的硬件基础。 B3G测试工具基于Aurora协议实现了高速数据流(传输速率为Gbps)的传输，数据先保存在DDR内存中，再通过串口将数据传送到计算机上，以便对数据进行分析。通过这种方式来验证B3G项目的各个模块设计。B3G测试工具还利用了伪随机(PN)序列对整个系统进行误比特率(BER)的测试。 时钟模块通过数字时钟管理器(DCM)为整个系统提供所需的时钟。而辅助逻辑主要是用来捕获并锁定PowerPCTM405的处理器局部总线(PLB)和片上外围总线(OPB)的错误，并通过LED灯进行显示。 B3G测试平台的软件一部分是嵌入在FPGA内部的，还有一部分是在WindowsTM环境下开发的。通过Win32的应用程序接口(API)，实现了串口的异步通信，完成了对B3G测试平台硬件的控制。 B3G测试平台通过了计数器等辅助设备的验证，同时也在B3G项目的实际使用过程中得到了检验，满足设计需求。 B3G测试平台不仅为B3G项目提供了一种调试手段，也可以应用到其它高速数据捕获和传输的场合(如采用FPGA对复杂算法进行仿真，其结果的输出等)。