近年来，随着电子技术飞速发展，芯片集成度越来越高，封装技术也得到了广泛的应用，使得可供测试的物理引脚越来越少，传统的探针等测试方法远远不能满足现代复杂电路的测试需求。人们认识到，在进行电路设计同时，应该考虑测试问题，需要在电路中设计便于测试的结构，这也就是系统的可测性设计。从上世纪八十年代中期开始，边界扫描测试方法逐渐发展成熟，并在工业上得到了广泛应用，后来形成了IEEE1149.1标准。边界扫描测试是一种可测性设计方法，它只需要5根引脚就能实现数据的传输功能，它不但能测试各种集成电路芯片，也能测试相应的印刷板电路。论文首先论述了系统可测性设计的理念，并简略地介绍了几种常见的可测性设计方法。紧接着，详述了边界扫描测试的结构的各个组成部件，以及测试原理。随后对边界扫描结构进行详细的分析与设计，并进行verilog建模，随后对一些关键技术进行了分析。最后给出的边界扫描测试基本理论和方法，然后探讨了边界扫描测试的紧凑性问题与完备性问题，研究了测试向量集生成的优化问题，证明了测试向量集的抗误判定理并给出其推论，对现有的True/Compliment算法和极小权值算法进行仔细分析，并在现有算法上进行改进。同时，本章还根据自适应完备诊断的思想，在现有的W步和优化C步自适应诊断算法的基础上，提出了新的优化自适应完备诊断算法。可以证明，改进后各算法的紧凑性和完备性指标均有一定的优化。