论文部分内容阅读
该文从FIR滤波器的重要性和实用性出发,研究了其专用硬件实现这一实际技术问题;从FIR滤波器的基本理论出发,根据其系数相对输入数据是固定的这一特点,首先在传统结构基础上得出减少乘、加次数的优化结构,并利用密度可编程逻辑器件CPLD中的查找表LUT结构实现向量乘法器,进一步解决实现乘法的速度问题并达到节省器件资源简化系统设计的目的.最后采用自顶向下(top_down)的模块化设计方法,围绕优化结构设计出便于硬件实现的并、串行FIR滤波器层次结构图.该课题选用ALTERA公司功能强大的可编程逻辑器件芯片开发软件MAX+PLUSⅡ,对组成并、串层次结构图的各个功能模块进行了大量的逻辑设计与功能仿真,直至正确;将并、串FIR滤波器适配到FLEX 10K系列芯片中,达到系统的单片集成.系统仿真测试结果表明:系统实现了满足设计要求的并、串参数化FIR滤波器,即设计者可以通过修改参数达到方便地更改滤波器性能;实现的FR滤波器与以往的FIR滤波器相比,速度得以大大提高,尤以并行方式为最,可达到105MSPS(Million Samples Per Second).