随着半导体工艺尺寸的不断缩减、电路工作频率和集成度的不断提升，数字集成电路对老化故障及软错误越来越敏感，进而引发了一系列的可靠性问题，如电路性能降低甚至功能失效等。尤其是在电子通讯、军事、航空航天、生物工程以及医药等高端技术领域，如何发现和避免老化和软错误的发生成为设计者的首要考虑问题。本论文以提高电路可靠性为切入点，针对老化故障及软错误的在线检测技术进行了研究，主要工作如下：1、学习研究老化和软错误的相关概念及近年来与本文相关的研究成果，对两者的产生机理进行了详细的分析，对现有解决方法进行了分类，并就各种方法的优缺点进行了分析比较。2、针对电路老化的积累效应，提出了一种具有可配置延迟单元的抗老化的老化预测电路，并将其中的稳定性校验器和锁存器的功能进行了整合。在老化的不同时期，针对老化程度，动态调节延迟单元的延迟大小，得到不同的保护带宽度，从而提高老化预测的准确率并解决了以往设计中监测带大小不好控制的问题。且通过反馈电路达到对稳定性校验器的输出进行锁存的目的。与经典结构相比，电路在面积上平均优化约20.6%，在功耗方面减少36%左右。Hspice模拟器的仿真结果证实了电路的优越性。3、依据老化，软错误等故障均可转化为时序违规信号，本文提出了一种具备老化容忍能力的低功耗多故障检测结构，可并发在线监测老化故障和软错误，解决了以往监测结构只能处理单种故障或功耗面积等开销过大以及不能进行老化容忍的问题，使检测结果更加全面准确。Hspice仿真结果表明该方案具有良好的检测功能，且对温度和电压等工艺参数的变化有很强的适应性，同时功耗开销方面与经典结构相比节省高达26.9%，面积节省31.48%左右，能实现很好的功耗-面积-性能的折中。