随着计算机硬件的发展,硬件系统逐渐深入到各个领域,为人们的生活提供了便利。然而,硬件系统的结构一般比较复杂,一个微小的失误就可能导致系统的崩溃,验证硬件系统的正确性变得尤为重要。本文针对Verilog/VHDL到MSVL转换器功能的完善性进行测试与研究,并根据测试结果,改进转换器中存在的问题。具体而言,合并Verilog和VHDL到MSVL转换器为V2M转换器,对V2M转换器进行测试,发现V2M转换器的问题,提出相应的改进方案并悉数实现。本文使用自动化分类方法实现了V2M转换器。V2M转换器根据不同的分类结果使用不同的子转换器对其进行转换,提高了V2M转换器的实用性。并在合并过程中依据MSVL语法变化对V2M转换器做了适应性优化。然后通过单元测试、集成测试、白盒测试、黑盒测试等方法对V2M转换器进行动态测试,并且使用C++Test自动化测试工具对V2M转换器的代码规范进行静态测试。测试结果反映V2M转换器在处理部分语句结构时出现问题并且转换器代码不够规范。接着针对上述问题对V2M转换器进行改进。首先完善了转换器处理三目运算符操作的过程,解决了转换赋值运算和异或运算时存在的问题。接着根据MISRA C++2008规则对转换器进行编码规范化处理。本文共发现并解决了V2M转换器中八个动态测试问题以及一千多个静态违规问题。通过对比改进前后的V2M转换器,测试结果显示改进后的V2M转换器功能更加完善,具有更好的逻辑覆盖率和代码规范性。